Daniel Lucas Novack

## ESTUDO DE ARQUITETURAS DE OSCILADORES DE ULTRA BAIXA TENSÃO PARA COLHEITA DE ENERGIA

Trabalho de conclusão de curso submetido ao Programa de graduação em Engenharia Eletrônica da Universidade Federal de Santa Catarina para a obtenção do Grau de bacharel em Engenharia Eletrônica

Orientador: Prof. Dr. Márcio Cherem Schneider

Florianópolis

2016

#### Ficha de identificação da obra elaborada pelo autor, através do Programa de Geração Automática da Biblioteca Universitária da UFSC.

```
NOVACK, DANIEL LUCAS
ESTUDO DE ARQUITETURAS DE OSCILADORES DE ULTRA BAIXA
TENSÃO PARA COLHEITA DE ENERGIA / DANIEL LUCAS NOVACK ;
orientador, Márcio Cherem Schneider - Florianópolis, SC,
2016.
53 p.
Trabalho de Conclusão de Curso (graduação) -
Universidade Federal de Santa Catarina, Centro Tecnológico.
Graduação em Engenharia Eletrônica.
Inclui referências

Engenharia Eletrônica. 2. Oscilador.. 3. Ultrabaixa
tensão.. 4. Transistor zero-VT.. 5. Colheita de Energia.
Schneider, Márcio Cherem. II. Universidade Federal de
Santa Catarina. Graduação em Engenharia Eletrônica. III.
Título.
```

Daniel Lucas Novack

#### ESTUDO DE ARQUITETURAS DE OSCILADORES DE ULTRA BAIXA TENSÃO PARA COLHEITA DE ENERGIA

Este Trabalho de Conclusão de Curso foi julgado adequado para obtenção do Título de Bacharel, e aprovado em sua forma final pelo Programa Graduação em Engenharia Eletrônica.

Florianópolis, 18 de junho de 2016.

Djones Vinicius Lettnin, Dr., UFSC

Coordenador do curso

Márcio Cherem Schneider, Dr., UFSC

Orientador

**Banca Examinadora:** 

Márcio Bender Machado, Dr., IFSUL

Márcio Holsbach Costa, Dr., UFSC

Jefferson Cardoso Ribeiro, Eng., UFSC

Este trabalho é dedicado aos meus pais e à minha esposa, que me acompanharam nesta jornada.

### RESUMO

Este trabalho apresenta a análise, simulação e alguns resultados experimentais de osciladores de ultra baixa tensão de operação, bem como uma otimização visando ao funcionamento com a menor tensão de alimentação possível. O trabalho inicia com uma pequena introdução sobre os osciladores, a aplicação destes na área de coleta de energia e em seguida, a fundamentação teórica, desenvolvimento e resultados experimentais. São apresentadas três topologias de osciladores de ultra baixa tensão que não foram exploradas na bibliografia. Todos os osciladores aqui utilizam transistores zero-VT da tecnologia IBM 130 nm.

**Palavras-chave**: Oscilador. Ultrabaixa tensão. Transistor zero-VT. Colheita de Energia.

#### ABSTRACT

This work presents the analysis, simulation and experimental results of some ultra-low- voltage oscillators, A goal of this work is to minimize the supply voltage for the starting up of oscillations. The work begins with a short introduction to oscillators and their application to energy harvesting. In the following the theoretical basis, model development, and experimental results are presented. Three oscillator architectures of ultra-low-voltage oscillators, which have not been explored in the literature, are analyzed. All oscillators shown here use zero-VT transistors of the IBM 130 nm technology.

**Keywords:** Oscillators. Ultra-low-voltage. Zero-VT transistor. Energy harvesting.

# LISTA DE FIGURAS

Figura 1- Ilustração simplificada de um coletor de energia [1]	15
Figura 2- Oscilador representado como uma rede realimentada [4]	16
Figura 3- Modelo de pequenos sinais do transistor NMOS (simplificad	.0)
[6]	17
Figura 4- Modelo de pequenos sinais do transistor NMOS (incluindo	
capacitâncias do dispositivo) [5],[6]	17
Figura 5- Esquemático do oscilador de gate comum	18
Figura 6 – Modelo de pequenos sinais do oscilador em gate comum	19
Figura 7 - Esquemático do oscilador aprimorado, realimentado pela	
fonte	22
Figura 8 - Modelo de pequenos sinais do oscilador aprimorado,	
realimentado pela fonte.	23
Figura 9 - Modelo de pequenos sinais do oscilador aprimorado,	
realimentado pela fonte, com redução das fontes de corrente	
controladas.	24
Figura 10 - Esquemático do oscilador aprimorado, realimentado pelo	
dreno	25
Figura 11 - Modelo de pequenos sinais do oscilador aprimorado,	
realimentado pelo dreno	26
Figura 12 - Análise da conexão dos transistores em DC	28
Figura 13 - Configuração para extração de g <sub>md</sub>	28
Figura 14 – Valores de g <sub>ms</sub> e g <sub>md</sub> com VG=100 mV.	29
Figura 15 - Valores de g <sub>ms</sub> e g <sub>md</sub> para a outra configuração	30
Figura 16 - Montagem e teste do oscilador de gate comum	31
Figura 17 – Detalhe do osciloscópio, da figura 16	32
Figura 18 - Montagem e teste do oscilador de realimentado pela fonte.	34
Figura 19 - Detalhe do osciloscópio, da figura 18	35
Figura 20 - g <sub>ms</sub> /g <sub>md</sub> vs. k <sub>1</sub>	36
Figura 21 - Montagem e teste do oscilador de realimentado pelo dreno.	
	37
Figura 22 - Detalhe do osciloscópio, da figura 21	38
Figura 23 - g <sub>ms</sub> /g <sub>md</sub> vs. k <sub>1</sub>	40
Figura 24 - Simulação do oscilador totalmente integrado. Análise no	
domínio do tempo	41

# Sumário

1 Introdução	14
2 Fundamentação teórica	15
2.1 O oscilador como um circuito realimentado	15
2.2 O transistor MOS	16
3 Desenvolvimento	
3.1 O oscilador de <i>gate</i> comum	
3.2 O oscilador aprimorado – Realimentado pela fonte	
3.3 O oscilador aprimorado – Realimentado pelo dreno	
4 Experimentação	
4.1 Extração de g <sub>ms</sub> e g <sub>md</sub>	
4.2 Oscilador de <i>gate</i> comum	
4.3 Oscilador realimentado pela fonte	
4.4 Oscilador realimentado pelo dreno	
5 Proposta totalmente integrada	
5.1 Oscilador realimentado pelo dreno	
6 Conclusões	
7 Referências	

### 1 Introdução

Conversores DC-DC do tipo boost (ou step-up) têm como objetivo elevar uma fonte de tensão de baixo potencial para um nível de tensão que seja capaz de alimentar um circuito eletrônico. Nesses conversores há uma peça fundamental: o oscilador, que tem como objetivo gerar um sinal periódico, sem que seja necessário um sinal de entrada. Osciladores convencionais operando com tensões de alimentação da ordem de, pelo menos, alguns Volts, já são bem fundamentados; por isso, aqui estudamos algumas topologias de osciladores que operam em ultrabaixas tensões de operação, tipicamente da ordem de algumas dezenas de miliVolts(mV). Este trabalho contém apenas a análise dos osciladores, omitindo o restante do conversor DC-DC. Durante o estudo e desenvolvimento dos osciladores aqui demonstrados também foram feitos estudos e desenvolvimentos de um oscilador conhecido na bibliografia: o oscilador Colpitts. Com esse estudo, foi possível a publicação de um artigo, do qual eu sou co-autor. O artigo segue em anexo, ao fim deste documento.

Os osciladores podem ser utilizados nos conversores de tensão e até mesmo para sistemas de comunicação, onde, por exemplo, pode ser utilizado para gerar uma portadora; porém, tal aplicação não foi desbravada; logo, podemos omitir a análise do ruído de fase do oscilador, uma vez que para sistemas de comunicação o ruído de fase do oscilador é fundamental, ao passo que, para aplicações em coleta de energia, tal característica não é relevante. Circuitos de coleta de energia podem produzir níveis de tensão que, a princípio, são incapazes de alimentar sistemas eletrônicos A energia a ser coletada pode estar no meio através de uma onda eletromagnética, de um gerador termoelétrico (TEG) ou de uma célula fotovoltaica, por exemplo. Um sistema de coleta de energia pode ser resumido como indicado na figura 1.



Figura 1- Ilustração simplificada de um coletor de energia [1]

### 2 Fundamentação teórica

Este capítulo serve para fundamentar o estudo dos osciladores. A primeira seção mostra o oscilador como um circuito realimentado, unindo uma rede de ressonância a um amplificador. A segunda seção demonstra a modelagem do componente ativo do oscilador, o transistor MOS zero-VT, e suas propriedades.

### 2.1 O oscilador como um circuito realimentado

O oscilador é um circuito capaz de gerar sinais periódicos sem necessitar de um sinal de entrada. A figura 2 ilustra o oscilador como um sistema realimentado composto de um amplificador (A(s)) e uma rede de realimentação ( $\beta(s)$ ). O critério de *Barkhausen* estabelece que, para o amplificador realimentado na figura 2, a condição de oscilação é dada por [2]:

$$A(j\omega)\beta(j\omega) = 1$$

Alternativamente, podemos escrever o critério de Barkhausen como

$$\Re\{A(j\omega) \beta(j\omega)\} = 1 \text{ e } \Im\{A(j\omega) \beta(j\omega)\} = 0,$$

onde  $\Re$  e  $\Im$  denotam parte real e imaginária, respectivamente [3].



Figura 2- Oscilador representado como uma rede realimentada [4]

### 2.2 O transistor MOS

O transistor aqui utilizado primeiramente é o transistor MOS canal N, zero-VT, fabricado na tecnologia IBM 130nm com dimensões de: W/L=1500um/420nm. Tal transistor foi utilizado pois era o único dispositivo integrado e encapsulado disponível no laboratório de experimentação contendo a principal característica desejada, ser um dispositivo zero-VT. O dispositivo zero-VT apresenta uma característica muito apreciada: maior capacidade de condução de corrente com baixos valores de tensão aplicado a seus terminais. Esse dispositivo foi utilizado para fazer os primeiros experimentos com osciladores de ultra baixa tensão, utilizando dispositivos passivos (indutores e capacitores) externos ao encapsulamento do transistor. Os primeiros cálculos do oscilador utilizam a modelagem mais simples do dispositivo (não incluem as capacitâncias intrínsecas do dispositivo). Em um determinado momento foi necessário uma análise minuciosa para obter êxito no equacionamento dos osciladores; com isso foi necessário adicionar algumas capacitâncias intrínsecas do dispositivo ativo que permitissem um equacionamento um pouco mais preciso, aumentando a confiabilidade dos resultados a serem obtidos. As figura 3 e 4 ilustram o modelo de pequenos sinais do transistor aqui utilizado. Na figura 3 um modelo mais simples e na figura 4 o modelo já inclui as capacitâncias citadas acima [5].



*Figura 3- Modelo de pequenos sinais do transistor NMOS (simplificado) [6]* 



*Figura 4- Modelo de pequenos sinais do transistor NMOS (incluindo capacitâncias do dispositivo) [5],[6]* 

Observamos três transcondutâncias na figura 4, as transcondutâncias de dreno  $(g_{md})$ , de fonte  $(g_{ms})$  e de porta  $(g_{mg})$  [5]. Os potenciais no dreno, na

fonte e na porta são representados por  $v_d,\,v_s$  e  $v_g$ , respectivamente. A transcondutância de substrato não está representada, uma vez que o substrato está conectado a um nó de potencial constante.  $C_{gd}$  é a capacitância do porta- dreno do dispositivo,  $C_{gs}$  é a capacitância portafonte e  $C_{gb}$  é a capacitância do porta- substrato (bulk) [5].

### 3 Desenvolvimento

Neste capítulo são apresentadas as três topologias de osciladores que foram avaliadas. Fazendo uma revisão na bibliografia não foram encontrados osciladores idênticos a este, ou seja todo o desenvolvimento foi feito partindo do zero.

### 3.1 O oscilador de gate comum

O primeiro oscilador a ser estudado, proposto pelo prof. Dr. Carlos Galup Montoro, foi o oscilador em *gate* comum, representado na figura 5.



Figura 5- Esquemático do oscilador de gate comum.

O modelo de pequenos sinais do oscilador da figura 5 pode ser visto na figura 6.



Figura 6 – Modelo de pequenos sinais do oscilador em gate comum.

A fonte de corrente associada à tensão de *gate* não aparece pois  $v_g = 0$ . Note que o circuito é simétrico em torno do eixo vertical. Para o circuito apresentado, o critério de Barkhausen impõe que, para oscilação, cada estágio deve ter ganho de tensão unitário e defasar o sinal em 180°, resultando em giro de fase total igual a 360º. Portanto, na condição de oscilação, temos  $v_{d1} = -v_{d2}$  e  $v_{s1} = -v_{s2}$ .  $G_1$  e  $G_2$  representam as perdas dos indutores  $L_1$  e  $L_2$ , respectivamente. As perdas dos capacitores são desprezadas, pois esses dispositivos, tanto discretos quanto integrados, apresentam bom fator de qualidade e, consequentemente, pouca perda. Para uma análise simplificada, utilizamos inicialmente o modelo do transistor que não inclui as capacitâncias do dispositivo. Fazendo o equacionamento, e utilizando o critério de Barkhausen [3], chegamos a duas expressões, uma para a condição de ganho, associada a um valor de ganho que deve ser levemente superior à unidade, e a outra associada à fase igual a 180°. Estas duas condições, sobre o ganho e a fase, levam às seguintes expressões:

$$\frac{g_{ms}}{g_{md}} \ge k_l + \frac{1}{k_l g_{md}} (G_1 + G_2 k_l^2)$$
(1)

$$[C(L_1 + L_2) + (g_{ms}G_2 + g_{md}G_1 + G_1G_2)L_1L_2]\omega^2 = 1$$
(2)

onde  $k_l$  é a relação  $L_2/L_l$ , e  $\omega$  é a frequência angular, equivalente à frequência de oscilação, em  $H_z$  (*Hertz*):

$$f = \frac{\omega}{2\pi} \tag{3}$$

Usualmente, a equação 2 pode ser reduzida, considerando que o projeto do oscilador visa a obter uma frequência de oscilação que depende essencialmente dos elementos armazenadores de energia,  $L \in C$ . Em tal situação, a frequência angular é dada por

$$\omega^2 = \frac{1}{C(L_1 + L_2)}$$
(4)

A equação 1 é uma expressão de  $g_{ms}/g_{md}$  que atende ao critério de *Barkhausen* em relação ao mínimo ganho para manter as oscilações, porém ainda podemos otimizar a equação, a fim de encontrar o menor ganho possível em função de alguma variável da equação. A otimização tende a encontrar o menor valor possível de  $g_{ms}/g_{md}$ , pois quanto menor essa relação menor é a tensão de alimentação do circuito.  $G_1$  e  $G_2$  dependem dos valores de  $L_1 e L_2$  e da frequência de oscilação. Até podese fazer alterações em  $g_{md}$ , dimensionando o transistor, porém no momento, fazer uma análise do ganho em função da relação indutiva é mais apreciada, então derivamos a equação 1 em função de  $k_l$  e igualamos a zero. Assim, obtém-se a relação indutiva que gera o menor ganho possível, que é dada por:

$$k_{l} = \frac{G_{2} + g_{md} + \sqrt{G_{1}G_{2} + G_{1}g_{md} + G_{2}^{2} + G_{2}g_{md}}}{G_{2} + g_{md}}$$
(5)

Algumas variáveis ainda não foram bem definidas, e impossibilitam a obtenção do valor numérico da melhor relação indutiva. A transcondutância de dreno  $(g_{md})$  varia com a polarização do transistor; porém, para essa tecnologia, a transcondutância apresenta pequena variação [1] (para variação da tensão  $V_{DD}$  aplicada ao dreno e à porta entre de 0 e 100 mV) como é mostrado na figura 14, e para esta configuração g<sub>md</sub> é aproximadamente 10 mA/V. O cálculo das perdas dos indutores pode ser escrito como:

$$G = \frac{1}{Q\omega L} \tag{6}$$

onde Q é o fator de qualidade do indutor, que para os indutores que dispúnhamos no laboratório, desde 1 µH até 100 µH, o valor aproximado do fator de qualidade é 50.

Reescrevendo a equação 6, podemos escrever  $Q_1 e Q_2$  como sendo:

$$Q_1 = \frac{1}{G_1 \omega L_1}, Q_2 = \frac{1}{G_2 \omega L_2}$$
(7)

Sabendo que o valor do fator de qualidade é semelhante para os indutores, podemos igualar  $Q_1$  e  $Q_2$  a fim de obter  $G_1$  em função de  $G_2$  e reduzir no número de variáveis da equação 5. Igualando os fatores de qualidade e manipulando a equação chegamos que:

$$G_1 = G_2 k_l \tag{8}$$

Utilizando as equações 4, 7 e 8 na equação 5, obtemos:

$$k_{l} = 1 + \frac{\sqrt{\frac{c(L_{2} + \frac{L_{2}}{k_{l}})(k_{l}+1)}{q^{2}L_{2}^{2}} + \sqrt{\frac{c(L_{2} + \frac{L_{2}}{k_{l}})g_{md}(k_{l}+1)}{qL_{2}}}}{\frac{\sqrt{c(L_{2} + \frac{L_{2}}{k_{l}})}}{qL_{2}} + g_{md}}$$
(9)

Depois de decididos valores de *C*,  $L_2$ ,  $g_{md} e Q$ , podemos resolver a equação usando o método iterativo e o valor de  $k_l$  é obtido facilmente.

A equação pode ter mais de uma solução, porém só uma é válida, pois as outras falham em alguma característica; Podem ser negativas, ou muito maior que 10, ou muito menor que 1, impossibilitando a implementação destas razões indutivas. Assim encerramos a análise do oscilador, pois já definimos a equação que dá origem à frequência de operação, encontramos a equação que rege o ganho e a otimização envolvendo a relação indutiva para reduzir a tensão de  $V_{\rm DD}$  que mantém as oscilações do circuito.

### 3.2 O oscilador aprimorado - Realimentado pela fonte

Na tentativa de reduzir a tensão de alimentação ainda mais, introduzir uma nova realimentação ao oscilador original. Note que no circuito da figura 5, o *gate* do transistor está conectado a  $V_{DD}$ ; fazendo isso, não temos um aproveitamento da transcondutância de *gate*. Na figura 7 apresentamos o oscilador com realimentação da fonte para a porta, na tentativa de fazer arrancar o oscilador com menor tensão de alimentação.



*Figura 7 - Esquemático do oscilador aprimorado, realimentado pela fonte.* 

O modelo de pequenos sinais do oscilador é ilustrado na figura a seguir.



*Figura 8 - Modelo de pequenos sinais do oscilador aprimorado, realimentado pela fonte.* 

Continuamos com a hipótese de que em condição de oscilação, as tensões nos drenos e fontes são simétricas entre si. Analisando a figura, vemos que  $v_{g1} = v_{s2} = -v_{s1}$  e  $v_{g2} = v_{s1} = -v_{s2}$ . Considerando essas igualdades, podemos modificar o modelo da figura 8 para o da figura 9, como se pode visualizar a seguir.



*Figura 9 - Modelo de pequenos sinais do oscilador aprimorado, realimentado pela fonte, com redução das fontes de corrente controladas.* 

Feito isso, podemos equacionar o oscilador seguindo os critérios de *Barkhausen* novamente, e tentar encontrar a condição de menor ganho possível, a frequência de oscilação e depois otimizar a condição de ganho. Então encontramos a condição de ganho, que é dada por:

$$\frac{g_{ms}}{g_{md}} \ge \frac{\frac{G_1}{g_{md}}}{(k_l - 1)(1 + \frac{1}{n})} + \frac{\frac{G_2 k_l^2}{g_{md}}}{(k_l - 1)(1 + \frac{1}{n})} + \frac{1}{n+1} + \frac{k_l}{(1 + \frac{1}{n})}$$
(10)

O termo n é o fator de inclinação do transistor, que, para o dispositivo em questão, tem valor aproximado a 1.2. Esse termo aparece em função da igualdade [6]:

$$g_{mg} = \frac{g_{ms} - g_{md}}{n} \tag{11}$$

Também encontramos a frequência de oscilação, igual àquela obtida para o oscilador em *gate* comum.

Podemos encontrar uma relação ótima dos indutores para redução da tensão de alimentação. Derivando a equação 10 e igualando a zero, também fazendo as mesmas substituições que foram feitas no oscilador de *gate* comum, chegamos a uma equação que só pode ser resolvida

iterativamente, depois de determinar os valores de *C*, *n*,  $L_2 e g_{md}$ . Tal equação pode ser vista abaixo:

$$Qg_{md}k_l(k_l-1)^2 \sqrt{\frac{CL_2(k_l+1)}{k_l}} + (k_l+1)\left(k_l^2 - \frac{5}{2}k_l - \frac{1}{2}\right)C = 0$$
(12)

Essa equação tem quatro soluções para  $k_l$ , porém apenas uma solução é coerente, pois as outras falham, de alguma forma como, por exemplo, ao conduzir valores negativos da razão  $g_{ms}/g_{md}$ .

### 3.3 O oscilador aprimorado - Realimentado pelo dreno

Explorando ainda mais a topologia, desenvolvemos o oscilador aprimorado realimentado pelo dreno. Muito semelhante ao realimentado pela fonte, a diferença é que cada um dos *gates* dos transistores agora são conectados aos drenos dos dispositivos espelhados, como pode ser observado na figura 10.



*Figura 10 - Esquemático do oscilador aprimorado, realimentado pelo dreno.* 

Feito isso podemos fazer a análise do circuito a partir do modelo de pequenos sinais, representado na figura 11:



*Figura 11 - Modelo de pequenos sinais do oscilador aprimorado, realimentado pelo dreno.* 

A análise do circuito, com as mesmas considerações feitas anteriormente para o oscilador realimentado pela fonte, permite obter o ganho mínimo necessário para manter as oscilações e a frequência de oscilação correspondente:

$$\frac{g_{ms}}{g_{md}} >= \frac{\left(1+\frac{1}{n}\right)(1+k_l) - \left(2+\frac{2}{n}\right) + \frac{2G_2}{g_{md}}(1+k_l) - \frac{G_2(1+k_l)}{g_{md}}}{2-\frac{2}{n} + \left(\frac{k_l}{n} - 1\right)\left(\frac{1}{k_l} + 1\right)}$$
(13)

$$\omega^2 \left( L_2^2 k_l G_2^2 + L_2^2 g_{md} G_2 k_l \left( 1 + \frac{1}{n} \right) + C(L_1 + L_2) \right) = 1$$
(14)

Podemos ainda encontrar uma razão indutiva capaz de reduzir a tensão de alimentação, como foi feito para os outros dois casos. Porém as equações se estendem, complicando a análise. Então, resolvemos encontrar uma razão indutiva de outra maneira, porém na parte experimental, quando definirmos alguns valores das variáveis que acompanham o ganho e a frequência de oscilação.

## 4 Experimentação

Para fazer os experimentos do oscilador, precisamos primeiro definir alguns valores para o capacitor e um dos indutores. Fazendo alguns testes com o conjunto de capacitores de que dispúnhamos no laboratório, o capacitor escolhido foi de 1,8 nF confeccionado em poliéster, pois este capacitor apresenta bom fator de qualidade (>5000) para uma faixa de frequência entre 10 kHz e 1 MHz.

Já os indutores, para uma faixa de 1  $\mu$ H até 100  $\mu$ H todos apresentam um fator de qualidade em torno de 50, para uma faixa de 100 kHz até 1 MHz. O melhor indutor para  $L_2$ , com o qual foram iniciados os experimentos, foi o de 4,7 uH, de fator de qualidade 60 para essa faixa de frequências. A seguir, buscamos o valor de  $L_1$  visando a menor tensão de alimentação para o arranque (*start-up*) do oscilador.

### 4.1 Extração de gms e gmd

Antes de iniciar os experimentos com os osciladores, é importante caracterizar as transcondutâncias do transistor, pois são utilizadas como parâmetro para os cálculos dos osciladores.

Para o oscilador na configuração de *gate* comum e realimentado pelo dreno, as tensões DC nos terminais do dispositivo estão com a seguinte configuração:



Figura 12 - Análise da conexão dos transistores em DC.

A configuração do circuito para extrair  $g_{md}$  se deu da seguinte maneira [1], [6]:



Figura 13 - Configuração para extração de g<sub>md</sub>

uma vez que

$$g_{md} = \left. \frac{dI_D}{dV_D} \right|_{V_G, V_S} \tag{15}$$

 $V_{DD}$  é o valor da tensão de alimentação em que iremos operar o oscilador. Como em alguns casos a tensão limite para o início das oscilações é da ordem de alguns mV até cerca de 100 mV, fizemos uma varredura de  $V_{DD}$ de 0 V a 100 mV. Então para exemplificar, se quisermos extrair  $g_{md}$  para 50 mV, fazemos  $V_D = 50$  mV,  $V_g = 50$  mV, extraímos a variação de corrente, e dividimos pela variação de tensão, da ordem de 1 a 2 mV, assim temos  $g_{md}$  para o ponto de operação de 50 mV.

Já a extração de  $g_{ms}$  é obtida a partir da medida de  $g_{md}$ , mas com tensão de polarização do dreno igual a zero [6]. Naturalmente, quando V<sub>D</sub>=V<sub>S</sub>, a simetria do transistor entre dreno e fonte impõe a igualdade entre essas duas transcondutâncias [6], conforme pode ser observado na figura 14.

Abaixo um gráfico que ilustra os valores de  $g_{ms}$  e  $g_{md}$  ao longo da faixa de tensão de interesse.



Figura 14 – Valores de  $g_{ms}$  e  $g_{md}$  com  $V_G = V_{DD}$ .

Também há necessidade de extrair o  $g_{ms}$  e  $g_{md}$  para o oscilador realimentado pela fonte, porém o *gate* dessa configuração está conectado a 0 V (GND) do circuito, então faz-se sempre V<sub>G</sub> = 0. Então o valor de  $g_{ms}$  não muda ao longo de V<sub>DD</sub>, e fazemos a varredura de 0 V a 100 mV para extração de  $g_{md}$ , chegando ao resultado seguinte.



Figura 15 - Valores de g<sub>ms</sub> e g<sub>md</sub> para a outra configuração

### 4.2 Oscilador de gate comum

Tendo os valores de  $L_2$ , *C*,  $g_{md} e Q$ , podemos encontrar a melhor razão indutiva para minimização do ganho  $g_{ms}/g_{md}$  e, consequentemente, minimização da tensão de alimentação. Posteriormente, encontramos  $L_1$ e, consequentemente, podemos prever um valor de V<sub>DD</sub> mínimo que mantém as oscilações. Substituindo esses valores na equação 9 e resolvendo de forma iterativa, chegamos que a melhor relação indutiva é aproximadamente 1,34, com isso a partir de que  $k_l = L_2/L_1$ , conclui-se que  $L_1 = 3,5 \mu$ H, porém este não é um valor comercial então utilizou-se 3,3  $\mu$ H. Recalculando a relação indutiva, temos um valor de  $k_l = 1,42$ .

Substituindo os valores de indutâncias e capacitância, podemos extrair a frequência de oscilação através da equação (4), obtendo que a frequência de oscilação é f = 1,32 MHz. Podemos agora calcular a mínima relação de  $g_{ms}/g_{md}$ , substituindo os valores na equação 1 concluímos que  $g_{ms}/g_{md}$  deve ser maior ou igual que 1,85.

Analisando a figura 14, podemos prever um possível valor para a tensão de alimentação que fará o circuito funcionar. Se a relação  $g_{ms}/g_{md}$  deve ser 1,85 ou mais, pelo gráfico vemos que isso corresponde a um valor de V<sub>DD</sub>

~= 25 mV. Por fim, fomos à bancada fazer o experimento que é mostrado na figura 16.



Figura 16 - Montagem e teste do oscilador de gate comum

Na figura acima é possível ver no multímetro a menor tensão de alimentação capaz de manter as oscilações, ou seja  $V_{DD} = 32,824$  mV. Na figura também estão o osciloscópio e a fonte de alimentação.



Figura 17 – Detalhe do osciloscópio, da figura 16.

Note que a frequência de oscilação está próxima da calculada utilizando a equação 4. Também nota-se que os valores do Canal 1 e do Canal 2 do osciloscópio que estão conectados aos terminais  $V_{out1}$  e  $V_{out2}$  do oscilador (ver figura 5) estão defasados de 180°, ou seja  $v_{d1}$  = -  $v_{d2}$ .

O valor de tensão previsto estava em torno de 25 mV e o valor real foi de 33 mV aproximadamente. Um dos fatores da diferença entre os valores de tensão medido e calculado, é que na análise são feitas simplificações durante o desenvolvimento das equações, e também há simplificações no modelo utilizado, logo é de se esperar que a tensão de *start-up* do oscilador em experimentação, seja superior à tensão de alimentação calculada. Os valores das tensões calculada e experimental são próximos, podemos dizer que a previsão da tensão de alimentação foi boa. Já para a frequência a precisão foi muito melhor, onde a margem de erro foi muito menor.

### 4.3 Oscilador realimentado pela fonte

Na busca da diminuição da tensão de alimentação foi montado o oscilador realimentado pela fonte, utilizando o mesmo *setup* que o oscilador

aprimorado, trocando apenas a realimentação. Tal realimentação é trocada facilmente na placa de testes, mudando o *gate* que anteriormente estava no  $V_{DD}$  para o terminal da fonte do outro transistor.

Utilizamos o mesmo capacitor (C=1,8 nF) o mesmo indutor (L<sub>2</sub> = 4,7 uH) e o mesmo transistor. Porém para este caso, vemos que  $g_{ms}$  é quase constante para as variações de V<sub>DD</sub>, então agora fixamos  $g_{ms}$  e descobrimos qual o valor de  $g_{md}$  que satisfaz a equação 10. Como iremos descobrir  $g_{md}$  e este é usado na equação 12, é necessário fazer uma aproximação. Analisando a figura 15 vemos que  $g_{md}$  tem um valor de aproximadamente 5 mA/V em torno dos valores de tensão um pouco abaixo da alimentação do oscilador aprimorado, e usaremos essa tensão como referência, uma vez que a tensão de funcionamento do oscilador realimentado pela fonte não deve ser muito mais baixo que o oscilador de *gate* comum. Então aplicando os valores à equação 12, chegamos que o melhor k<sub>1</sub> é 1,32, muito parecido com o 1,34 da configuração de *gate* comum. Logo usaremos L<sub>1</sub> = 3,3 uH novamente, retornando um k<sub>1</sub> = 1,42. Como os valores de indutâncias e capacitância são os mesmos que para a configuração de *gate* comum, a frequência calculada é a mesma.

Agora podemos utilizar a equação 10 e encontrar um valor de  $g_{md}$  com maior precisão, e estimar a menor tensão de alimentação do oscilador. Substituindo os valores de indutância, capacitância e  $g_{ms} = 9,5$  mA/V (valor médio para os mesmos valores de tensão que foram usados para aproximar  $g_{md}$ ) na equação 10, encontramos que  $g_{md} = 5,835$  mA/V. Encontrando o valor de V<sub>DD</sub>, na figura 15, que satisfaz essa condição, então V<sub>DD</sub> é de aproximadamente 21 mV. Por fim temos uma estimativa do valor de alimentação e a frequência que o circuito deve operar.



*Figura 18 - Montagem e teste do oscilador de realimentado pela fonte.* 

No multímetro é possível ver a tensão de 22,523 mV, esse foi o menor valor de  $V_{DD}$  que fez o oscilador funcionar, também é muito próxima da tensão de alimentação que foi estimado. A excursão da tensão de saída é de aproximadamente 70 mV, mais que o triplo da tensão de alimentação.



Figura 19 - Detalhe do osciloscópio, da figura 18.

Conforme foi previsto a frequência de oscilação ficou em torno da frequência calculada.  $V_{out1}$  e  $V_{out2}$  estão defasados de 180°.

### 4.4 Oscilador realimentado pelo dreno

Na busca de diminui ainda mais a tensão, foi proposta essa topologia. Continuando com o mesmo *setup*, iniciando com  $L_2 = 4,7$  uH, C=1,8 nF e os mesmos transistores, agora utilizando  $g_{md}$  fixo conforma ilustra a figura 14. Como antes, devemos encontrar  $k_1$ , porém não temos uma equação para encontrá-lo, mas podemos utilizar a equação 13, e antes de calcular um valor de  $g_{ms}/g_{md}$  podemos fazer um gráfico de  $g_{ms}/g_{md}$  vs.  $k_l$  e analisar o menor valor do eixo vertical em relação ao eixo horizontal. Para o oscilador montado discreto, como foi feito para as outra duas topologias, iremos utilizar a equação 4 pois é uma boa aproximação. A equação 14 será utilizada mais à frente.



Pelo gráfico podemos encontrar o valor de k<sub>1</sub> que implica em um menor  $g_{ms}/g_{md}$ , e seu valor é de 1,39 resultando em um  $g_{ms}/g_{md} = 1,38$ . Logo utilizamos o indutor de 3,3 uH, implicando em um k<sub>1</sub> = 1,42 novamente. Com isso temos todos os valores necessários para calcular a frequência de oscilação, e analisando a figura 20, vemos a relação  $g_{ms}/g_{md}$  e podemos prever a tensão mínima de alimentação avaliando a figura 14, que seria em torno de 14 mV.

Como pode ser visto na figura 20, a frequência de oscilação ficou em torno da frequência esperada. Abaixo ilustração da montagem e detalhe do multímetro e do osciloscópio.



*Figura 21 - Montagem e teste do oscilador de realimentado pelo dreno.* 

A tensão de alimentação foi de 17,8 mV, que é perto do valor estimado.



Figura 22 - Detalhe do osciloscópio, da figura 21.

Com isso conclui-se os testes das três topologias aqui propostas, provando seu funcionamento.

### 5 Proposta totalmente integrada

Depois de analisar os resultados dos osciladores montados de forma discreta, então surgiu a ideia de construir um oscilador totalmente integrado.

Pensando no oscilador totalmente integrado já podemos prever alguns fatores, por exemplo a frequência de oscilação aumenta e muito, pois os componentes passivos têm seu valor reduzido e o fator de qualidade dos indutores integrados é muito menor se comparado com os indutores discretos e, consequentemente, a tensão de alimentação mínima necessária para o *start-up* do oscilador será muito maior se comparado com os osciladores discretos.

#### 5.1 Oscilador realimentado pelo dreno

Para os osciladores de *gate* comum e realimentado pela fonte não foi possível obter êxito nas simulações de um circuito totalmente integrado. O circuito apresenta oscilação, porém esta não se sustenta ao longo do tempo, mesmo para valores altos de  $V_{DD}$  (>300 mV). A razão para o circuito não manter oscilação está fora do escopo deste trabalho.

O projeto do oscilador totalmente integrado foi baseado na tecnologia IBM 130 nm. Seguimos os mesmos passos que foram feitos na montagem discreta, primeiro selecionando um indutor. A tecnologia oferece dois tipos de indutores (*INDS* e *INDP*). O ponto em que apresentam menor perda são diferentes ao longo da frequência, logo preferiu-se utilizar o indutor INDP, pois este apresenta menor perda próximo da frequência de interesse do oscilador (algumas centenas de MHz), o maior valor possível para este dispositivo é de 21,4 nH, e este valor foi destinado ao indutor  $L_2$ . O fator de qualidade desse dispositivo é de aproximadamente 6,5 (Q=6,5). Depois escolhemos C = 1,2 pF, pois esse valor de capacitância permite que o oscilador opere em algumas centenas de MHz. Em seguida substituímos esses valores na equação (13) e ficamos com duas variáveis  $g_{ms}/g_{md}$  que tratamos como sendo uma variável só, e  $k_l$ . Então fazemos um gráfico de  $g_{ms}/g_{md}$  em função de  $k_l$ , obtendo:



Figura 23 - gms/gmd vs. kl

Pelo gráfico concluímos que  $k_1 = 1,73$  e o ganho mínimo necessário é 1,77. Podemos prever uma tensão de alimentação mínima para que o circuito funcione, através da figura 14 que é de aproximadamente 25 mV.

Através de  $k_l$  e  $L_2$  podemos encontrar L<sub>1</sub> resultando em 12,5 nH aproximadamente. Com isso podemos fazer a simulação de um circuito totalmente integrado, pois já definimos todos os valores. Também através da equação 14 podemos calcular a frequência de oscilação, que é da ordem de 600 MHz.



Figura 24 - Simulação do oscilador totalmente integrado. Análise no domínio do tempo (com  $V_{DD} = 32 \text{ mV}$ )

A figura acima ilustra a simulação realizada com o simulador Virtuoso, do oscilador totalmente integrado realimentado pelo dreno. A tensão de alimentação foi de 32 mV e a frequência de oscilação foi de aproximadamente 400 MHz. Se comparado com os valores esperados, a margem de erro foi maior (aproximadamente 33%), se considerado com os osciladores montados discretamente; porém, para o caso totalmente integrado, deveríamos utilizar uma modelagem mais completa dos indutores e do transistor. Mas, mesmo assim, esses valores ainda giram em torno dos valores esperados, e nos damos por contentes com o resultado.

Apesar de terem sido feitas otimizações, o melhor valor de  $k_l$  encontrado foi de 2,2, pois este valor deu uma excursão maior que a relação indutiva igual a 1,73. O valor da excursão foi de aproximadamente 40 mV. O incremento não passou a ser de 30%, para ser levado em consideração, e dizer que a otimização não está operando corretamente, logo podemos dizer que as aproximações feitas e os valores encontrados estão otimizados, uma vez que ambos oscilarão com 32 mV.

### 6 Conclusões

Este trabalho apresentou três topologias de osciladores. A primeira, um oscilador de *gate* comum, não muito conhecido na literatura, e depois outras duas topologias derivadas da primeira, com o intuito de diminuir a tensão de alimentação para o *start-up* dos osciladores. O trabalho foi desenvolvido a fim de reduzir a tensão de alimentação dos circuitos, não importando-se com ruído de fase nem consumo. Começando com um circuito proposto e depois outras duas topologias, foram apresentadas as bases teóricas sobre os osciladores em questão e, posteriormente, as otimizações a serem feitas, visando a diminuição da tensão de alimentação.

A prova de conceito foi dada, construindo inicialmente o oscilador discreto, utilizando apenas o dispositivo ativo integrado. Tal oscilador funcionou muito próximo dos pontos de operação calculados. Depois as outras duas topologias também foram montadas de forma discreta, concluindo a prova de conceito.

Uma versão totalmente integrada foi desenvolvida, a fim de construir um dispositivo totalmente integrado. Tal circuito seguirá para construção em um futuro breve. A tensão de alimentação, da ordem de 32 mV motiva ainda mais a continuação os trabalhos e o enfoque em outras características, tais como ruído de fase e consumo.

### 7 Referências

- Tese de doutorado de Márcio Bender Machado "ULTRA-LOW-VOLTAGE OSCILLATORS WITH APPLICATIONS TO ENERGY HARVESTING CIRCUITS", UFSC Florianópolis, 2014.
- [2] Gray Paul R. and Meyer Robert G., "Analysis and Design of ANALOG INTEGRATED CIRCUITS", 3rd Edition, Wie Wiley, 1993.
- [3] Trabalho de conclusão de curso de Rodrigo Eduardo Rottava "ANÁLISE E PROJETO DE UM OSCILADOR COLPITTS COM DUPLA REALIMENTAÇÃO POSITIVA OPERANDO EM ALTA FREQUÊNCIA E ULTRABAIXA TENSÃO DE ALIMENTAÇÃO", Florianópolis 2014.
- [4] Rubiola E., "Phase Noise and Frequency Stability in Oscillators", 1st Edition, Cambridge University Press, 2009.
- [5] M.C.Schneider and C.Galup-Montoro, "MOSFET MODELING FOR CIRCUIT ANALYSIS AND DESIGN",1st World Scientific, 2007.
- [6] M.C.Schneider and C.Galup-Montoro, "CMOS Analog Design Using All-Region MOSFET Modeling", 1st Edition, Cambridge University Press, 2010.



### Analysis and design of a fully-integrated Colpitts oscillator operating at ultra-low-voltages

Marcio Bender Machado $^1$  · Marcio Cherem Schneider $^2$  · Daniel Lucas Novack $^2$  · Carlos Galup-Montoro $^2$ 

Received: 30 September 2014/Revised: 19 March 2015/Accepted: 13 June 2015 © Springer Science+Business Media New York 2015

Abstract This paper presents an enhanced-swing Colpitts oscillator that operates from supply voltages below 4kT/q. The oscillation frequency, start-up condition, and amplitude of oscillation were analyzed. The condition for the minimum voltage gain, extended to the minimum supply voltage, required for operation of the Colpitts oscillator is derived. Measurement results obtained for a prototype integrated in the IBM 130 nm technology demonstrate the operation of the oscillator with 86 mV of supply voltage.

Keywords Ultra-low-voltage circuits · Ultra-low-voltage oscillators · MOSFET analog circuits · Zero-VT transistor · Energy harvesting

Marcio Bender Machado marciobma@gmail.com; http://www.lci.ufsc.br/

> Marcio Cherem Schneider marcio@eel.ufsc.br

Daniel Lucas Novack novack.daniellucas@gmail.com

Carlos Galup-Montoro carlosgalup@gmail.com

- <sup>1</sup> Department of Electrical Engineering, Federal Institute Sul-Rio-Grandense, Praça XX de setembro, 455, Pelotas, RS 96015-360, Brazil
- <sup>2</sup> Department of Electrical and Electronics Engineering, Federal University of Santa Catarina, Florianópolis, SC, Brazil

Published online: 26 June 2015

#### **1** Introduction

Emerging applications like wireless sensor networks and implantable medical devices, which require self-powered solutions, have increased dramatically. Ambient energyharvesting sources such as mechanical vibrations, thermal gradients, light or RF signals provide important alternatives for powering silicon-based electronics [1]. The voltage level available from ambient energy sources (excluding light) is generally below 100 mV. The operation of electronics at very low voltages results in advantages such as an increase in the time available for active operation and a reduction in the standby power of the circuit [2].

Ultra-low-voltage (ULV) oscillators are particularly useful for circuits powered by energy harvesting devices such as thermoelectric generators. In effect, the attainment of a dc supply voltage of the order of 500 mV or more for powering state-of-the-art electronics from very low dc voltages requires a time-varying signal usually obtained from an oscillator, as shown in the conceptual scheme of the ULV dc-dc converter in Fig. 1. However, the generation of oscillations from ultra-low voltages is extremely difficult [3, 4]. In recent years some researchers have addressed this subject with the use of, for example, mechanical switches [3], a post-fabrication tuned oscillator [4], or bulky transformers [5]. Some works [5-7] have presented oscillators operating with supply voltages in the range of tens of millivolts using off-chip high-quality passive devices, but the design of fully-integrated oscillators operating from dc voltages of the order of 100 mV or down continues to be an unsolved problem.

In this paper we present a fully-integrated Colpitts oscillator in which the inductors have a quality factor Q of around 10. The oscillator is capable of operating down to supply voltages below 4kT/q. The oscillator employs a



Fig. 1 Architecture of a DC step-up converter

zero-threshold-voltage (zero-VT) MOS transistor due to its high drive capability at very low supply voltages. In order to increase the amplitude swing beyond the supply voltage and ground, we employed the Enhanced Swing Colpitts Oscillator (ESCO) [7, 8].

The paper is organized as follows. Section 2 presents the oscillation frequency and start-up conditions for the enhanced swing Colpitts oscillator. In Sect. 4 we describe the oscillator design methodology and report experimental results. Section 4 shows a comparison between our results and those reported for state-of-the-art oscillators, while Sect. 5 concludes the paper.

#### 2 The enhanced swing Colpitts oscillator (ESCO)

The schematic of the conventional Colpitts oscillator is given in Fig. 2. We will discuss some of its limitations for ULV applications before analyzing the ESCO.

When the voltage swing is large and the current source enters the triode region for a fraction of the period, the voltage drop across the current source can be close to zero. Thus, the minimum voltage at the source and also at the



Fig. 2 Conventional Colpitts oscillator

Deringer

drain is around zero volts (ground level). Consequently, the maximum drain voltage for a sinusoidal peak-to-peak voltage swing is less than  $2V_{DD}$ , which is an important drawback of the Colpitts oscillator in Fig. 2.

In order to circumvent the limitations of the conventional Colpitts oscillator, one can use the ESCO [8] shown in Fig. 3. This circuit is capable of boosting the oscillation amplitude beyond the supply rails. In the small-signal model of the ESCO of Fig. 3,  $g_{ms}$  and  $g_{md}$  represent the source and drain transconductances [9]. The transistor capacitance  $C_{gs}$  can be absorbed into  $C_2$ .  $G_1$  and  $G_2$  model the losses of inductors  $L_1$  and  $L_2$ , respectively.

The exact analysis of the ESCO, which is somewhat complicated, is carried out in Appendix where the oscillation frequency is calculated as

$$\omega_0^2 L_1 C_{eq} = 1$$
 (1)

with  $C_{eq}$  given in Appendix.

In order to find the requirements regarding the transistor parameters for oscillation, we will first model the circuit in Fig. 3 using the relationship between the source and drain voltages.

#### 2.1 Relationship between source and drain voltages

In order to develop a simple model for the oscillator we make the following assumptions: (i) As in [6], the Q value of the resonator is so high that all current harmonics other than the fundamental are filtered out; thus, both drain and source voltages are sinusoidal signals; (ii) the non-linear capacitances are a small part of the nodal capacitances; for practical purpose they are assumed to be independent of dc voltages.

A graphical interpretation of the voltage gain  $V_d/V_s$  can be obtained as follows. Disregarding the losses of the



Fig. 3 Schematic of the ESCO and its small-signal model

passive devices and the transistor current, the Kirchhoff's current law (KCL) applied to the small-signal circuit of Fig. 3 leads to Eqs. (2) and (3)

$$\frac{V_d}{V_s} = \frac{L_1}{L_2} \left( \omega^2 C_2 L_2 - 1 \right)$$
(2)

$$\frac{V_d}{V_s} = 1 + \frac{C_2}{C_1} \left( 1 - \frac{1}{\omega^2 C_2 L_2} \right).$$
(3)

These two equations, which give the relationship between the drain and source potentials in terms of the angular frequency  $\omega$  are shown in Fig. 4. As can be seen in the figure, for a specified  $L_1/L_2$  ratio the curves intersect at two points. However, as stated in the Appendix, only the higher frequency, which results in a positive  $V_d/V_s$  ratio, is a valid solution.

As is clear from Fig. 4, as a first order approximation we can consider the voltage ratio  $V_d/V_s$  given by the capacitive divider  $C_1-C_2$  as  $V_d/V_s = 1 + C_2/C_1$  [11], but this approximation is unsuitable for design since the effect of inductors  $L_1$  and  $L_2$  is not modeled.

A much better approximation for the voltage ratio [6, 10] is

$$\frac{V_d}{V_s} = a \cong -\frac{L_1}{L_2} \left( 1 - \omega_0^2 L_2 C_2 \right).$$
(4)

As we will see in the following, to operate the ESCO with high swing for low supply voltages the value of *a* must be chosen relatively close to unity, which is achieved when  $C_2/C_1 \ll 1$ . Using the value of  $\omega_0$  calculated in Appendix, the value of *a* when it is close to unity is given [6] by



Fig. 4  $V_d V_s$  ratio in terms of  $\omega^2$ , for the cases where  $L_1/L_2 = 0.1$ , 0.3, and 1, with  $C_2/C_1 = 0.1$ 

$$a_{C_2 \ll C_1} = 1 + \frac{C_2/C_1}{1 + L_1/L_2}.$$
 (5)

After calculating the value of a, we can model the oscillator circuit as in Fig. 5 [12].

# 2.2 Minimum transistor gain required for oscillation start-up

For the occurrence of oscillation, the transistor must be able to compensate the losses of the passive components. Referring the conductance connected to the secondary winding to the primary winding, the requirement for oscillation is written as

$$g_{ms}V_s = g_{ms}\frac{V_d}{a} > \left[G_1 + g_{ms} + \frac{1}{a^2}(G_2 - ag_{md} + g_{ms})\right]V_d,$$
(6)

or, equivalently

$$g_{ms} > ag_{md} + \frac{a^2 G_1}{(a-1)} + \frac{G_2}{(a-1)}.$$
 (7)

The value  $a_{opt}$  which minimizes the right hand side term of Eq. (7) is

$$a_{opt} = 1 + \sqrt{\frac{G_1 + G_2}{G_1 + g_{md}}}.$$
(8)

From Eqs. (5) and (8), after selecting  $g_{md}$ ,  $L_1$  and  $L_2$ , the ratio  $C_2/C_1$  can be determined. Assuming that the quality factors of the inductors are equal, i.e.,  $G_1/G_2 = L_2/L_1$ , the value of  $C_2/C_1$  that minimizes the right hand side of Eq. (7) is

$$\frac{C_2}{C_1}\Big|_{opt} = \left(1 + \frac{L_1}{L_2}\right)^{3/2} \sqrt{\frac{G_1/g_{md}}{1 + G_1/g_{md}}}.$$
(9)

The substitution of Eq. (8) into Eq. (7) yields the optimized minimum value for the intrinsic gain

$$\frac{g_{ms}}{g_{md}} > 1 + 2\frac{G_1}{g_{md}} + 2\sqrt{\left(1 + \frac{L_1}{L_2}\right)\left(1 + \frac{G_1}{g_{md}}\right)\frac{G_1}{g_{md}}}.$$
 (10)



Fig. 5 ESCO with capacitive divider modeled as a transformer

Springer

#### 2.3 Minimum supply voltage required for oscillation start-up

The minimum supply voltage required for oscillation start-up should be such that the condition imposed by inequality (10) is satisfied, i.e., the transistor gain  $g_{md}g_{md}$  must be high enough to compensate the losses in the passive components. The solution for the minimum supply voltage can be obtained using, for example, the MOSFET model described in [9] together with the limit imposed by inequality (10). Assuming the dx values  $V_S = V_B = 0$  and  $V_G = V_D = V_{DD_s}$  for a fixed  $g_{md}$  the minimum  $V_{DS}$  ( $=V_{DD_s}$ ) is reached by combining the expression for the drain-source voltage ( $V_{DS}$ ) given by [9]

$$\begin{split} \frac{V_{DS}}{\phi_t} &= \sqrt{1 + i_f} - \sqrt{1 + i_r} + \ln\left(\frac{\sqrt{1 + i_f} - 1}{\sqrt{1 + i_r} - 1}\right) \\ &= \frac{\phi_t}{2I_S}(g_{ms} - g_{md}) + \ln\frac{g_{ms}}{g_{md}} \end{split}$$
(11)

and Eq. (10) of the minimum transistor gain  $g_{ms}/g_{md}$ . In Eq. (11),  $I_S$  refers to the specific current, while  $i_f$  and  $i_r$  are the forward and reverse inversion levels. Thus, for  $G_1/G_2 = L_2/L_1$ , we can write

$$\frac{V_{DS}}{\phi_t} > \frac{\phi_t}{2I_S} g_{md} \left( 2\frac{G_1}{g_{md}} + 2\sqrt{\left(1 + \frac{L_1}{L_2}\right) \left(1 + \frac{G_1}{g_{md}}\right) \frac{G_1}{g_{md}}} \right) \\ + \ln\left(1 + 2\frac{G_1}{g_{md}} + 2\sqrt{\left(1 + \frac{L_1}{L_2}\right) \left(1 + \frac{G_1}{g_{md}}\right) \frac{G_1}{g_{md}}} \right).$$
(12)

Under the assumptions  $C_2/C_1 \ll 1$ , operation of the MOSFET in the subthreshold region, and negligible losses in the inductors, Eqs. (5), (7) and (11) can be combined to obtain the minimum supply voltage of the ESCO as

$$\frac{V_{DD}}{\phi_t} > \ln\left(1 + \frac{C_2/C_1}{1 + 1/k_L}\right) \cong \frac{C_2/C_1}{1 + L_1/L_2}.$$
(13)

Theoretically, as Eq. (13) shows, the ESCO can oscillate at very low supply voltages. In practice, however, the unavoidable losses, the parasitic capacitance of the drain node and operation of the transistor in moderate or strong inversion will contribute to increasing the value of  $V_{DD}$ given by Eq. (13). Some simulated and experimental results for the minimum supply voltage, including losses and considering operation of the transistor in moderate inversion, will be given in Sect. 3.

#### 2.4 Amplitude of oscillation

Assuming, as in [6], that the Q value of the resonator is high enough for all current harmonics other than the fundamental to be filtered out and that the source voltage is a fraction 1/a of the drain voltage, we can write

$$v_D = V_{DD} + A_d \cos \theta \tag{14}$$

$$v_S = \frac{1}{a} A_d \cos \theta. \tag{15}$$

Therefore, the minimum value of  $v_{DS}$  is

$$V_{DS,\min} = V_{DD} - A_d(1 - 1/a).$$
 (16)

For the ESCO in Fig. 3, assuming that the drain current  $i_D \ge 0$  for all time we should have  $v_{DS} \ge 0$ , which implies that

$$V_{DD} - A_d(1 - 1/a) \ge 0. \tag{17}$$

Therefore, in the limit case, the maximum value of the amplitude of oscillation is

$$A_{d,\max} = \frac{V_{DD}}{1 - 1/a}.$$
 (18)

As we will see below, the value of a can be relatively close to unity, which means that the ESCO can potentially provide amplitude of oscillation which is several times higher than the supply voltage.

#### 2.5 Effect of the output load

For some applications, the oscillator is loaded by a lossy circuit. The effect of this load on the minimum transistor gain  $(g_{md}/g_{md})$  required to startup the oscillator can be taken into account. Considering the ESCO shown in Fig. 6, with the output load modeled as a conductance  $G_O$ , the minimum  $g_{md}/g_{md}$  of the transistor to start-up the oscillator can be rewritten from Eq. (7) as

$$\frac{g_{ms}}{g_{md}} > a + \frac{a^2}{(a-1)} \frac{G_1 + G_0}{g_{md}} + \frac{1}{(a-1)} \frac{G_2}{g_{md}}.$$
(19)

The curves in Fig. 7 represent the gain  $g_{md}/g_{md}$  calculated from Eq. (19) for the case in which  $G_1 = G_2 = G$ ,  $L_2 = 2L_1$  and  $C_1 = 2C_2$ . As is clear from Fig. 7, the influence of  $G_0$  on the minimum transistor gain required for oscillation can be mitigated by increasing  $g_{md}$  through transistor widening.

#### 3 Designs and results

Based on the analysis presented in Sect. 2, an ESCO was designed for operation at 800 MHz. High-quality integrated inductors (Q > 10) with the inductances selected according to maintain the specified oscillation frequency, with the inductances indicated in Fig. 8, were designed. The oscillator employs a wide zero-VT transistor ( $W/L = 1500 \mu m/420 nm$ ) to provide enough drive capability

<sup>&</sup>lt;sup>1</sup> In fact, the value of  $v_{DS}$  can be negative for a short time interval.



Fig. 6 Schematic diagram of the ESCO with the load modeled as a conductance  $G_O$ 



Fig. 7 Calculated minimum transistor gain, from Eq. (19) in terms of the output conductance  $G_Q$ 

to compensate the inductor losses. The transistor was built as a parallel association of  $300 \times 5 \ \mu\text{m-width}$  transistors.

It is worth noting that the drain transconductance of the zero-VT transistor operating at low voltages with  $V_G = V_D$  is almost bias-independent. To demonstrate this, in a way similar to what has been done in [10], consider the transistor model described in [9], at the same bias voltages of the MOSFET in Fig. 3, i.e.,  $V_S = V_B$  and  $V_G = V_D = V_{DD}$ . Assuming that n = 1, the unified current control model [9] applied to the drain terminal yields

$$\frac{-V_T}{\phi_t} = \left[\sqrt{1+i_r} - 2 + \ln\left(\sqrt{1+i_r} - 1\right)\right].$$
 (20)

Thus, the reverse inversion level  $(i_r)$  is, at least for low voltages, almost independent of the gate voltage. If, in

addition, the value of  $V_T$  is exactly zero, the solution of (20) corresponds to  $i_r = 3$ , and the value of  $g_{nd}$  calculated from [9]

$$g_{md} = -\frac{\partial I_D}{\partial V_D} = \frac{2I_S}{\phi_t} \left( \sqrt{1+i_r} - 1 \right)$$
(21)

is  $g_{md} = 2I_S/\phi_t$ , where  $I_S$  is the specific current of the transistor defined in [9]. Therefore, in a first-order approximation, the  $g_{md}$  value is dependent only on the specific current  $I_S$ , and the thermal voltage  $\phi_t$ . This result is used for a back-of-the-envelope calculation of  $g_{md}$ .

Once the inductors and transistor parameters are known, the capacitive feedback can be readily determined from Eq. (9), which, in our design, yields an optimum capacitive ratio  $\approx 0.7$ . From (1) and (25), after some adjustment to account for parasitic capacitances due to layout, values of  $C_1 = 6$  pF and  $C_2 = 3.5$  pF were selected.

A schematic diagram of the oscillator is shown in Fig. 8. A tapered inverter chain was chosen for the buffer since it presents a small capacitive load to the oscillator. In Fig. 8 the inductor parameters (simulated at 800 MHz) and the MOSFET capacitances are indicated. The layout of the circuit, as well as a micrograph of the chip implemented in the IBM 130 nm technology, is shown in Fig. 9.

#### 3.1 Simulations

Post-layout simulations were run for the ESCO of Fig. 8. The minimum supply voltage to start up the oscillator and the oscillation frequency (at the start-up) simulated with the corners of the technology are shown in Fig. 10. SS means slow NMOS and PMOS, *FF* means fast NMOS and PMOS and *TT* means typical NMOS and PMOS. *FFF* and *SSF* are the functional corner parameter values that predict the  $\pm 3\sigma$  limit of some critical electrical parameters such as *Idsat* and *Vtsat*, both defined by the technology. Except for the corner *FFF*, the simulation results show that  $V_{DD,min}$  is less than 100 mV. Also, the maximum frequency deviation relative to the *TT* case is <5 %.

The variations in the amplitude and frequency of the ESCO in terms of the supply voltage are illustrated in Fig. 11. As can be seen in the curves obtained from the post-layout, for  $V_{DD} = 100$  mV the oscillator output peak-to-peak voltage is around 350 mV.

#### 3.2 Measurements

The setup used to test the oscillator is shown in Fig. 12. As can be seen in this figure, the circuit can oscillate with supply voltages below 100 mV, starting up from around 86 mV, while the calculation based on Eq. (12) gives a minimum supply voltage of 56 mV. The main results obtained with the fully-integrated ESCO are summarized in



Fig. 9 a Layout and b micrograph of the fullyintegrated ESCO fabricated in the IBM 130 nm technology





(b)



Fig. 10 Post-layout simulations of the minimum supply voltage to start-up the ESCO of Fig. 8 for the technology corners



Fig. 11 Simulated (post layout) peak-to-peak output voltage and frequency of the ESCO of Fig. 8 in terms of  $V_{DD}$ 



Fig. 12 Setup used to test the fully-integrated ESCO

Table 1. The calculated values were taken from the simulated parameters detailed in Fig. 8, without taking into account the parasitic elements due to the layout. The

Table 1 Summary of the main results for the fully-integrated ESCO

Calculated	Post-layout simulated	Experimental
850 MHz	715 MHz	706 MHz
56 mV	50 mV	86 mV
-	0.165 mW	0.21 mW
	Calculated 850 MHz 56 mV -	Calculated         Post-layout simulated           850 MHz         715 MHz           56 mV         50 mV           -         0.165 mW

<sup>a</sup>  $P_{DC}$  measured at  $V_{DD} = 100 \text{ mV}$ 



Fig. 13 Spectrum for the ESCO for  $V_{DD} = 86 \text{ mV}$ 



Fig. 14 Experimental transconductances of the zero-VT transistor ( $WL = 300 \times 5 \ \mu m$ ), for  $V_S = V_B = 0$  and  $V_G = V_D = V_{DD}$ 

spectrum for the oscillator biased at  $V_{DD} = 86 \text{ mV}$  is shown in Fig. 13.

The extracted transconductances of the zero-VT transistor biased with  $V_G = V_D = V_{DD}$  and  $V_S = V_B$  are shown in Fig. 14. As can be seen, for low supply voltages ( $V_{DD} < 100 \text{ mV}$ ) the drain transconductance is almost

Analog Integr Circ Sig Process

Table 2 Comparison between Fax PDC Tech. VDD min some state-of-the-art fullyintegrated oscillators operating [4] 95 mV 330 kHz 65 nm at ultra-low voltages 4.9 GHz [5] 400 mV 1.92 mW 0.13 µm 400 mV 5.6 GHz 1.1 mW 0.18 µm [13] 350 mV 1.4 GHz 1.46 mW 0.18 µm [14] 300 mV 3 58 GHz 0.22 mW 0.13 µm [15] [16] 200 mV 20 MHz Experimental technology [17] 56 mV 500 MHz 0.13 µm This work 86 mV 700 MHz 0.21 mW 0.13 µm

bias-independent. Also, it is worth noting that the transistor presents a gain of  $g_{md}/g_{md} > 2$  when operating from voltages above 50 mV. In comparison with the simulation, the experimental value of  $g_{md}$  is around two times higher. This difference can be mainly assigned to a difference in the value of  $V_T$  of the simulated device with respect to the real device.

#### 4 Discussion

In recent years, many papers on ULV oscillators have been published. References [5, 13–15] present fully integrated oscillators operating at a few GHz and with supply voltages of hundreds of mV, as can be seen in Table 2. CMOS ring oscillators operating around or below 100 mV of  $V_{DD}$ using a post-fabrication tuned oscillator or an experimental process employing NMOS and PMOS zero-VT transistors are presented in [4] and [16], respectively. In [17] a fully integrated oscillator that starts up from 56 mV of supply voltage, at the cost of the area of seven inductors, is presented.

The minimum  $V_{DD}$  for sustained oscillations of the ESCO presented herein, 86 mV, is considerably higher than the value of 20 mV in Ref. [7], but it is worth noting that the Colpitts oscillator in [7] uses high-quality off-the-shelf components and oscillates at 100 kHz whereas the oscillator presented here is fully integrated and operates at 700 MHz. A comparison between fully-integrated oscillators operating at ULVs in some representative papers available in the technical literature is presented in Table 2.



Fig. 15 Ideal feedback configuration of an amplifier

Description Springer

As can be seen, we present a fully-integrated oscillator which, besides starting up at a supply voltage of 86 mV, is implemented in CMOS standard technologies without the need for post-fabrication tuning.

#### **5** Conclusions

We have presented a fully-integrated prototype of a Colpitts oscillator in which the active component is a zero-VT MOSFET. The high transconductance-to-capacitance ratio of the zero-VT MOSFET at low supply voltages makes it a very powerful component in ULV applications. The Colpitts oscillator designed in this study operates down to a supply voltage of 86 mV. The circuit functionality was verified in a prototype fabricated in the IBM 130 nm CMOS technology. Experimental results have shown that



Fig. 16 Small-signal model of the Colpitts oscillator of Fig. 3

the circuit is suitable for energy harvesting applications, either as a start-up oscillator, for instance, to provide a kick-up input voltage for a boost converter, or to deliver the input signal to a voltage multiplier to energize lowpower circuits.

Acknowledgments The authors are grateful to the Brazilian government agencies CAPES and CNPq for partially funding this study. MOSIS is acknowledged for the fabrication of the circuit. inductance values if  $\Delta C \ll C_1 + C_2 + C_1/k_L$ . In fact, two solutions can be found for the frequency of oscillation; however, only the high frequency of oscillation is possible. The reason for this is that, for the lower frequency of oscillation, the source and drain voltages are 180° out-of-phase. Since the transistor voltage gain  $V_d/V_s$  is positive, the loop gain will be negative at the lower frequency; thus, the circuit cannot oscillate at the lower frequency.

$$\omega_0^2 L_1 C_1 = \frac{\frac{C_1 + C_p}{C_1} + k_L \frac{C_1 + C_2 + \Delta C}{C_1} \pm \sqrt{\left(k_L \frac{C_1 + C_r + \Delta C}{C_1} - \frac{C_1 + C_p}{C_1}\right)^2 + 4k_L \left[\frac{C_1^2 + (C_1 + C_p)\Delta C}{C_1^2}\right]}}{2k_L \left[\frac{C_2 + C_p}{C_1} + \frac{C_2 C_p}{C_1^2}\right]}$$
(24)

#### Appendix: feedback analysis of the ESCO

An accurate analysis of the Colpitts oscillator can be carried out with the use of feedback theory. In order to analyze the ESCO, it was represented in the standard block diagram in Fig. 15. Parameters a' and f of this figure are determined from the ideal feedback amplifier of Fig. 16 (shunt–shunt configuration), which is an appropriate representation of the oscillator in Fig. 3.

The open loop gain a'f is given by

$$\begin{aligned}
& \text{aff} = \frac{g_{md} + sC_1 + ng_m}{\left(G_1 + \frac{1}{sL_1} + sC_p + g_{md} + sC_1\right)} \\
& \times \frac{(g_{md} + sC_1)}{\left(ng_m + G_2 + \frac{1}{sL_2} + sC_2 + g_{md} + sC_1\right)},
\end{aligned}$$
(22)

where  $C_p$  represents the sum of all capacitances between the drain node and the ac ground.

Taking into account the Barkhausen criterion, a necessary condition for oscillation is

$$\begin{split} \omega_0^4 L_1 L_2 C_1 \left( C_p + C_2 + \frac{C_p C_2}{C_1} \right) &- \omega_0^2 L_1 L_2 (G_1 n g_m + G_1 G_2) \\ &- \omega_0^2 L_1 L_2 \left( G_1 g_{md} + G_2 g_{md} + \frac{C_p + C_1}{L_2} + \frac{C_1 + C_2}{L_1} \right) \\ &+ 1 = 0, \end{split}$$

$$\end{split}$$

$$(23)$$

which gives the solutions for the frequency of oscillation shown in (24), where  $\Delta C = L_1 [G_1(ng_m + g_{md} + G_2) + G_2g_{md}]$  is an equivalent capacitance that represents the effects of the losses as well as those of the transistor on the resonant frequency.  $\omega_o$  is independent of tank losses and, consequently, is only dependent on the capacitor and For negligible  $C_p$  and  $\Delta C$ , Eq. (24) reduces to

$$\omega_0^2 L_1 C_2 = \frac{1 + k_L \left(1 + \frac{C_2}{C_1}\right) + \sqrt{\left[k_L \left(1 + \frac{C_3}{C_1}\right) - 1\right]^2 + 4k_L}}{2k_L}.$$
(25)

Since  $\omega_0^2 L_1 C_{eq} = 1$  it follows from (25) that

$$C_{eq} = \frac{(C_1 + C_2)\frac{L_2}{L_1} + C_1 - \sqrt{\left[(C_1 + C_2)\frac{L_2}{L_1} - C_1\right]^2 + 4\frac{L_2}{L_1}C_1^2}}{2}$$
(26)

#### References

- Vullers, R. J. M., van Schijk, R., Doms, I., van Hoof, C., & Mertens, R. (2009). Micropower energy harvesting. *Solid-State Electronics*, 53, 684–693.
- Lotze, N., & Manoli, Y. (2012). A 62 mV 0.13 µm CMOS standard-cell-based design technique using Schmitt-trigger logic. *IEEE Journal of Solid-State Circuits*, 47(1), 47–60.
- Ramadass, Y. K., & Chandrakasan, A. P. (2011). A battery-less thermoelectric energy harvesting interface circuit with 35 mV startup voltage. *IEEE Journal of Solid-State Circuits*, 46(1), 333–341.
- Chen, P. H., Ishida, K., Ikeuchi, K., Zhang, X., Honda, K., Okuma, Y., et al. (2012). Startup techniques for 95 mV step-up converter by capacitor pass-on scheme and VTH-uned oscillator with fixed charge programming. *IEEE Journal of Solid-State Circuits*, 47(5), 1252–1260.
- Im, J.-P., Wang, S.-W., Ryu, S.-T., & Cho, G.-H. (2012). A 40 mV transformer-reuse self-startup boost converter with MPPT control for thermoelectric energy harvesting. *IEEE Journal of Solid-State Circuits*, 47(12), 3055–3067.
- Machado, M. B., Schneider, M. C., & Galup-Montoro, C. (2014). On the minimum supply voltage for MOSFET Oscillators. *IEEE*

Transactions on Circuits and Systems I: Regular Papers, 62(2), 347–357.

- de Sousa, F. R., Machado, M. B., Galup-Montoro, C. (2012). A 20 mV Colpitts oscillator powered by a thermoelectric generator. In *Proceedings of IEEE International Symposium on Circuits and Systems* (pp. 2035–2038). Seoul, Korea.
- Brown, T. W., Farhabakhshian, F., Roy, A. G., Fiez, T. S., & Mayaram, K. (2011). A 475 mV, 4.9 GHz enhanced swing differential Colpits VCO with phase noise of -136 dBc/Hz at a 3 MHz offset frequency. *IEEE Journal of Solid-State Circuits*, 46(8), 1782–1795.
- Schneider, M. C., & Galup-Montoro, C. (2010). CMOS analog design using all-region MOSFET modeling. Cambridge: Cambridge University Press.
- Machado, M. B., Schneider, M. C., Galup-Montoro, C. (2014). Design of a fully integrated Colpitts oscillator operating at V<sub>DD</sub> below 4kT/q. In: Proceedings of IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS). Santiago, Chile.
- Galup-Montoro, C., Schneider, M. C., & Machado, M. B. (2012). Ultra-low-voltage operation of CMOS analog circuits, amplifiers, oscillators and rectifiers. *IEEE Transactions on Circuits and Systems II, Expression Briefs*, 59(12), 932–936.
- Clarke, K. K., & Hess, D. T. (1971). Communication circuits: analysis and design. Malabar, FL: Krieger Publishing Company.
- Hsieh, H.-H., Lu, L.-H. (2007). A high-performance CMOS voltage-controlled oscillator for ultra-low-voltage operations. In: *IEEE Transactions on Microwave Theory and Techniques* (vol. 55, no.3, pp. 467–473).
- Kwok, K., & Luong, H. C. (2005). Ultra-low-voltage high-performance CMOS VCOs using transformer feedback. *IEEE Journal of Solid-State Circuits*, 40(3), 652–660.
- Jang, S., Huang, C., Hsue, C., & Chang, C. (2010). A 0.3 V crosscoupled VCO using dynamic threshold MOSFET. *IEEE Micro*wave and Wireless Components Letters, 20(3), 166–168.
- Burr, J. B., Shott, J. (1994). A 200 mV self-testing encoder/decoder using Stanford ultra-low power CMOS. In: *IEEE Solid-State Circuits Conference*, 41st ISSCC (pp. 84–85).
- Machado, M. B., Schneider, M. C., Galup-Montoro, M. C. (2013) Analysis and design of ultra-low-voltage inductive ring oscillators for energy-harvesting applications. In: *Proceedings of IEEE* 4th Latin American Symposium on Circuits and Systems (LAS-CAS). Cusco, Peru.



Márcio Bender Machado received the M.Sc. and Ph.O. degrees in Electrical Engineering from the Federal University of Santa Catarina (UFSC) in 2006 and 2014. Since 2006 he has been a Professor at the Sul-Rio-Grandense Federal Institute, Brazil. In 2013, he was a Ph.D. visiting student at the Polytechnique de Montréal. His current research is focused on the design of ultra-low-voltage circuits.



Márcio Cherem Schneider received the B.E. and M.Sc. degrees in Electrical Engineering from the Federal University of Santa Catarina (UFSC), Florianópolis, SC, Brazil, in 1975 and 1980. In 1984 he received the Ph.D. degree in Electrical Engineering from the University of São Paulo, Brazil, for a dissertation on bipolar transistor modeling. In 1976, he joined the Electrical Engineering Department at UFSC, where he is now a Professor. In 1995, he spent a

I-year sabbatical as a visiting researcher at the Swiss Federal Institute of Technology (EPFL). In 1997 and 2001, he worked as a visiting Associate Professor with the Department of Electrical and Computer Engineering at Texas A&M University. He is a coauthor of the textbooks: "MOSFET Modeling for Circuit Analysis and Design", World Scientific, 2007 and "CMOS Analog Design Using All-Region MOSFET Modeling", Cambridge University Press, 2010. His current research interests are mainly focused on CMOS circuits and on ultralow-voltage electronics.



Daniel Lucas Novack is studying Electronic Engineering at the Federal University of Santa Catarina (UFSC), Brazil. He is part of the research group of the Laboratory for Integrated Circuits (LCI) since 2012.

Carlos Galup-Montoro studied

Engineering Sciences at the

University of the Republic, Montevideo, Uruguay, and

Electronic Engineering at the

National Polytechnic School of Grenoble (INPG), France. He

received an engineering degree

in Electronics in 1979 and a doctorate degree in 1982, both

from INPG. From 1982 to 1989

he was with the University of

São Paulo, Brazil, where he was

engaged in junction field effect

transistor (JFET) fabrication



and analog circuit design. Since 1990, he has been with the Electrical Engineering Department, Federal University of Santa Catarina, Florianópolis, Brazil where he is now a professor. From August 1997 to February 1998 he was a research associate with the Analog Mixed Signal Group, Texas A&M University. From August 2008 to July 2009 he was a visiting scholar at UC Berkeley. His main research interests and expertise are in field effect transistor and sensor modeling and analog and mixed signal circuit design.

D Springer