LUÍS HENRIQUE SPILLER

FILTRO OTA-C DE BAIXA POTÊNCIA APLICADO A UM DETECTOR DE ATIVIDADE CARDÍACA

FLORIANÓPOLIS 2005

UNIVERSIDADE FEDERAL DE SANTA CATARINA PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

FILTRO OTA-C DE BAIXA POTÊNCIA APLICADO A UM DETECTOR DE ATIVIDADE CARDÍACA

Dissertação submetida à Universidade Federal de Santa Catarina como parte dos requisitos para a obtenção do grau de Mestre em Engenharia Elétrica.

LUÍS HENRIQUE SPILLER

Florianópolis, Julho de 2005.

FILTRO OTA-C DE BAIXA POTÊNCIA APLICADO A UM DETECTOR DE ATIVIDADE CARDÍACA

LUÍS HENRIQUE SPILLER

'Esta Dissertação foi julgada adequada para obtenção do Título de Mestre em Engenharia Elétrica, Área de Concentração em *Circuitos e Sistemas Integrados*, e aprovada em sua forma final pelo Programa de Pós-Graduação em Engenharia Elétrica da Universidade Federal de Santa Catarina.'

> Prof. Márcio Cherem Schneider, Dr. Orientador

Prof. Alexandre Trofino Neto, Dr. Coordenador do Programa de Pós-Graduação em Engenharia Elétrica

Banca Examinadora:

Prof. Márcio Cherem Schneider, D.Sc. Presidente

Prof. Carlos Galup Montoro, Dr.

Prof. Jefferson Luiz Brum Marques, Ph.D.

Prof. Sidnei Noceti Filho, D.Sc.

Aos meus pais Luiz e Herocilde, aos meus irmãos André Luís e Giovana, à minha namorada Cátia

AGRADECIMENTOS

Agradeço a todos que contribuíram para a realização deste trabalho:

- Ao meu orientador Prof. Márcio Schneider pelos conselhos e pela confiança;
- À minha família pelo apoio e compreensão;
- Aos amigos e colegas do LCI pelo companheirismo;

Alguns colegas contribuíram muito com discussões técnicas, entre eles o Prof. Hamilton Klimach, que esclareceu minhas dúvidas sobre casamento (de transistores, é claro!); o Pablo Dutra da Silva e o Fabio Ornellas de Araújo que deram uma força legal para a elaboração do texto e da apresentação e os colegas Edgar Maurício Camacho e Márcio Bender Machado, que sempre estiveram disponíveis para ajudar a encontrar soluções para os problemas. Agradeço também à minha psicóloga Carolina S. R. de Freitas por ter me ajudado a entender melhor esse processo de amadurecimento pessoal.

Também devo lembrar dos amigos que mesmo distantes continuaram contribuindo como o colega William Prodanov que mesmo desfrutado dos queijos e vinhos italianos, não deixa de mandar conselhos aos amigos. E todos os amigos, cujos nomes não caberiam nesta folha, que fiz durante minha estadia no IMSE de Sevilha-Espanha, em especial à profa. Adoración Rueda, e ao colega e amigo Ricardo Doldán Lorenzo, que continua me enviando piadas por e-mail.

Em especial, agradeço o carinho e a compreensão da pessoa que compartilhou comigo os melhores e piores momentos do mestrado, Cátia dos Reis Machado.

Resumo da Dissertação apresentada à UFSC como parte dos requisitos necessários para a obtenção do grau de Mestre em Engenharia Elétrica.

FILTRO OTA-C DE BAIXA POTÊNCIA APLICADO A UM DETECTOR DE ATIVIDADE CARDÍACA

Luis Henrique Spiller

Maio/2005

Orientador: Márcio Cherem Schneider, **Dr. Eng.** Área de Concentração: Circuitos e Sistemas Integrados. Palavras-chave: Amplificador Operacional de Transcondutância, Filtros Contínuos, Marca-passos cardíaco. Número de Páginas: 62.

RESUMO

Este trabalho apresenta um sistema de detecção de atividade cardíaca para marca-passos baseado em estruturas de filtragem contínua OTA-C. A natureza da aplicação implica na minimização do consumo de potência do circuito para prolongar a vida útil das baterias que o alimentam. O filtro proposto usa transcondutores compostos por transistores MOS operando no regime de inversão fraca, onde a razão transcondutância por corrente de polarização é maximizada. O transcondutor é um par diferencial com degeneração de fonte para aumento da faixa de linearidade. Um circuito de realimentação de modo comum assegura a estabilização da tensão DC da saída diferencial do transcondutor em um valor pré-determinado. O filtro emprega estruturas completamente diferenciais e é dividido em blocos de segunda ordem para implementar a função de transferência desejada. Os controles da freqüência central do filtro e do ganho global são obtidos através de ajuste da corrente de polarização. Um comparador foi projetado para decidir se a saída do filtro corresponde ao evento de entrada monitorado. A performance do circuito final é verificada por simulação usando parâmetros fornecidos pelo programa MOSIS para a tecnologia AMIS 1,5µm. Os resultados demonstram a operacionalidade do filtro, mesmo quando são incluídos parâmetros tecnológicos associados ao descasamento dos transistores.

Abstract of Dissertation presented to UFSC as a partial fulfillment of the requirements for the degree of Master in Electrical Engineering.

LOW POWER OTA-C FILTER APPLIED TO A CARDIAC ACTIVITY DETECTOR

Luis Henrique Spiller

May /2005

Advisor: Márcio Cherem Schneider, **Dr. Eng**. Area of Concentration: Integrated Circuits and Systems Keywords: Operational amplifiers; Continuous time filters; Cardiac pacemakers. Number of Pages: 62.

ABSTRACT

This work presents a cardiac activity detection system for pacemakers based on continuous time OTA-C filters. The application imposes constraints on power consumption, in order to extend the battery lifetime. The filter transconductors use MOS transistors biased in weak inversion, to maximize the transconductance to current ratio. The transconductor is a differential pair with source degeneration for linear input range extension. A common-mode feedback circuit assures stabilization of output common-mode voltage at a pre-defined level. The filter uses fully differential blocks and is divided into three second-order stages whose central frequency and gain are adjusted by controlling the bias current. A comparator was designed to decide whether an input stimulus is present or not. The full circuit performance is verified by means of simulation using parameters for the AMIS 1.5µm technology. The simulation results reveal that the system can detect stimuli pulses even when realistic transistor mismatch parameters are accounted for.

SUMÁRIO

RESUMO		V
ABSTRACT		VI
SUMÁRIO		VII
LISTA DE FIGU	RAS	IX
LISTA DE ABRE	EVIAÇÕES	XI
LISTA DE SÍMB	OLOS	KII
INTRODUÇÃO.		1
CAPÍTULO 1. DE TRANSCONI	BLOCOS BÁSICOS DO AMPLIFICADOR OPERACIONAI	
		J
1.1. TRANSISTON 1.2 \cap Par Diffe	R MOS	3 6
1.2.1. Par	diferencial com degeneração de fonte	7
1.3. CONTROLE	DO MODO COMUM	8
CAPÍTULO 2.	ANÁLISE DO TRANSCONDUTOR	9
2.1. ESTRUTURA	UTILIZADA	9
2.2. LINEARIDAI	DE DE ENTRADA DO TRANSCONDUTOR	11
2.2.1. Mé	todo 1: Variação da transcondutância	11
2.2.2. Méi	todo 2: Distorção Harmônica	13
2.3. ANALISE DE 2.4 ANÁLISE DE) FEEITO DO DESCASAMENTO	17
2.5. SUMÁRIO:		18
CAPÍTULO 3.	CIRCUITOS DE CONTROLE DE MODO COMUM	19
3.1. INTRODUÇÃ	0	19
3.2. REALIMENT	AÇÃO DE MODO COMUM (CMFB)	20
3.2.1. Det	ector de modo comum	20
3.2.2. Ver	ificação por simulação	21
CAPÍTULO 4.	FILTRO OTA-C USADO NO PROJETO	23
4.1. TIPOS DE ES	TRUTURAS	23
4.1.1. Blo	cos de 1 ^ª ordem	23
4.1.2. Blo	cos de 2 ^a ordem	24
4.2. ESTRUTURA	USADA NO PROJETO	25
4.3. METODOLO	GIA DE PROJETO	26
4.4. VEKIFICAÇA	AU FUR SIMULAÇAU	∠0

CAPÍTULO	5. AMPLIFICADOR PARA SENSOR DE ATIVIDA	DE
CARDIACA	A EM MARCA-PASSOS IMPLANTADOS	
5.1. INTRO	DDUÇÃO	
5.1.1.	Sensor de atividade cardíaca	
5.1.2.	Especificações elétricas do amplificador sensor de atividad 33	les cardíacas
5.2. Proji	eto do Filtro	
5.2.1.	Topologia	
5.2.2.	Procedimento de projeto	
5.3. VERII	FICAÇÃO POR SIMULAÇÃO	
5.4. Sumá	ÁRIO	
CONCLUS	ÃO	46
APÊNDICH	ES	47
REFERÊN	CIAS BIBLIOGRÁFICAS:	61

LISTA DE FIGURAS

Figura 1.1 – Símbolo do transistores MOS canal-n (NMOS) e canal-p (PMOS), (a);
e sua respectiva estrutura em uma tecnologia de substrato tipo n, (b)3
Figura 1.2 – Curva $i_D \ge v_D$ do transistor MOS para $V_{SB} \neq 0$ 4
Figura 1.3 – Modelo AC pequenos sinais do transistor para baixa freqüência (para
um modelo mais completo consultar [3]-[5])5
Figura 1.4 – Par diferencial convencional com transistores NMOS
Figura 1.5 – Par diferencial com degeneração de fonte [6]7
Figura 1.6 – Exemplo de implementação de CMFB em tecnologia CMOS [6]8
Figura 2.1 – Topologia do OTA selecionado
Figura 2.2 – Comparação dos resultados teóricos com a simulação usando modelo
BSIM3v3; (a) corrente de saida normalizada em função da entrada
diferencial normalizada; (b) transcondutância normalizada em função
da entrada diferencial normalizada12
Figura 2.3 – Comparação dos resultados teóricos com a simulação usando modelo
ACM: (a) corrente de saida normalizada em função da entrada
diferencial normalizada: (b) transcondutância normalizada em função
da entrada diferencial normalizada 13
Figura 2.4 – Amplitude máxima do sinal diferencial de entrada do par diferencial
And em função do fator de degeneração k para THD da corrente de
$r_{\rm IN}$, em função do fator de degeneração, k, para 1115 da contente de caída limitada em 1%
Figure 2.5 Espectro de potência da corrente de saída do par diferencial com $k=3.4$
rigura 2.5 – Espectio de potencia da contente de saida do par diferenciar com $k=3,4$
equacionamento teórico e (b) resultante de simulação do circuito 15
Figure 2.1 Diagrama de amplificador diferencial com realimentação de modo
rigura 5.1 – Diagrama do ampriricador unerenciar com realimentação de modo
$\mathbf{E}_{\text{result}} = 2.2 \qquad \mathbf{C}_{\text{result}} = \mathbf{c}_$
Figura 5.2 – Circuito simulado: C=10pF, $I_B=0,85nA$, Ln=Lp=8µm,
$w n = w p/4 = 4^{*}Ln, I_{SQn} = I_{SQp} = 120nA, K = 3.4$ 20
Figura 3.3 – Simulação DC: tensões de saida e corrente dos transistores de entrada
em função da variação do modo comum da entrada, $0 \le V_{IN} \le V_{DD}$ 22
Figura 3.4 – Simulação DC: tensões de saída e corrente dos transistores de entrada
em função da variação da tensão de referência, $0 \le V_{REF} \le V_{DD}$ 22
Figura 4.1 – Circuitos OTA-C de primeira ordem (a) integrador; (b) integrador com
perdas ou filtro passa-baixas de primeira ordem23
Figura 4.2 – Filtro OTA-C passa-baixa de segunda ordem24
Figura 4.3 – Filtro OTA-C passa-faixa de segunda ordem24
Figura 4.4 – Simulação AC – resposta em freqüência: magnitude da das tensões de
saída e interna
Figura 4.5 – Tensão nos terminais de saída, interno e de entrada do filtro, em ordem
decrescente de amplitude
Figura 4.6 – Transformada de Fourier do sinal de saída entre 50ms e 150ms usando
janela Kaiser-Besel de 4 ^a ordem com 1000 pontos e freqüência de
amostragem 10Hz

Figura 5.1 – Esquema de implante do marca-passos de duas câmaras	.32
Figura 5.2 – (a) Forma de onda padrão para o teste do circuito sensor de atividade	
cardíaca segundo a norma CENELEC [20]; (b) Resposta em	
freqüência desejada para o filtro	.34
Figura 5.3 – Diagrama de blocos da estrutura usada	.35
Figura 5.4 – Esquemático do filtro passa-altas RC.	.35
Figura 5.5 – Esquemático do filtro passa-faixas OTA-C.	.36
Figura 5.6 – Esquemático do comparador	.39
Figura 5.7 – Tensão de saída normalizada pelo pico da tensão de entrada, A _{IN} , para	
vários valores de A _{IN} e para ganho fixo em todos os estágios do filtro	.42
Figura 5.8 – Resposta em freqüência para as saídas e nós internos de cada estágio	
do filtro, incluindo o passa-altas externo	.43
Figura 5.9 – Resposta transiente do filtro mostrando os sinais de saída e interno do	
3° bloco passa-faixas	.44
Figura 5.10 – Tensão de saída do comparador e corrente exigida das fontes de	
alimentação	.44

LISTA DE ABREVIAÇÕES

Símbolo	Descrição
AC	- corrente alternada (Alternated Current)
ACM	- Advanced Compact MOSFET model
AMS	- Austria Micro Systems
AMIS	- AMI Semiconductor
Ah	- Ampère-hora – unidade de carga
BSIM3v3	- Modelo da University of California, Berkeley para o transistor MOS
Canal-n	- transistor MOS cujos portadores são elétrons
Canal-p	- transistor MOS cujos portadores são lacunas
CMOS	- Complementary Metal Oxide Semiconductor
DC	- corrente contínua (Direct Current)
FFT	- transformada rápida de Fourier (Fast Fourier Transform)
GBW	- produto ganho-banda
HD	- distorção harmônica
MOS	- Metal Oxide Semiconductor
MOSFET	- Metal Oxide Semiconductor Field Effect Transistor
NMOS	- transistor MOS cujos portadores são elétrons
OTA	- Amplificador Operacional de Transcondutância (Operational
	Transconductance Amplifier)
OTA-C	- nomenclatura dos filtros implementados por associação de
	transcondutores e capacitores
PMOS	- transistor MOS cujos portadores são lacunas
SNR	- Razão sinal-ruído (Signal-to-Noise Ratio)
THD	- distorção harmônica total (Total Harmonic Distortion)

SIMBOLOGIA

Simbolo	Descrição	Unidade
α	- erro entre a curva da corrente diferencial e sua aproximação	0/
	linear	%
β	- fator de corrente	A/V^2
ΔI	- variação de corrente	А
μ	- mobilidade dos portadores no canal de inversão	$m^2/V \cdot s$
$\sigma^2(i_{\scriptscriptstyle out})$	- variância da corrente de saída do OTA	V^2
$\sigma^2(v_{IN})$	- variância da tensão na entrada do OTA	V^2
$\sigma^2(V_G)$	- variância da tensão de porta do transistor	V^2
$\sigma^2(V_{G,Mi})$	- variância da tensão de porta do transistor M _i	V^2
$\sigma^2(V_T)$	- variância da tensão de threshold	V^2
ω_0	- freqüência central do filtro passa-faixas	rad/s
$A_{\rm IN}$	- amplitude do sinal padrão de teste do filtro	V
A _{OUT}	- amplitude do sinal de saída do filtro em resposta ao sinal de	V
	teste	v
$A_{VT,n(p)}$	 parâmetro do modelo de descasamento para o transistor NMOS (PMOS) 	V·m
Cunit	- capacitância unitária	F
C _i	- i-ésimo capacitor	F
Ċox	- capacitância de óxido por unidade de área	F/m ²
Ċ _{pp}	 - capacitância entre as duas camadas de silício poli-cristalino por unidade de área 	F/m ²
e	- erro resultante da detecção de modo comum na saída do OTA	V
f	- freqüência	Hz
$\mathbf{f}_{\mathbf{c}}$	- freqüência de corner (canto) da densidade espectral de ruído	Hz
\mathbf{f}_0	- freqüência central do filtro passa-faixas	Hz
G	- ganho máximo do filtro do detector de atividade cardíaca	V/V
g _{mi}	- transcondutância do i-ésimo OTA	A/V

g _{m,Mi}	- transcondutância do i-ésimo transistor MOS	A/V
$g_m _{k=0}$	- transcondutância do par diferencial sem degeneração (k=0)	A/V
g _{m,unit}	- transcondutância unitária do filtro	A/V
g _{ms,Mi}	- transcondutância de fonte do i-ésimo transistor MOS	A/V
g _{md,Mi}	- transcondutância de dreno do i-ésimo transistor MOS	A/V
H _i (s)	- transformada de Laplace do i-ésimo estágio do filtro	-
I _B	- corrente de polarização do OTA, igual a corrente de dreno do	٨
	transistor de entrada	A
\mathbf{I}_{Bmin}	- corrente de polarização do OTA de menor transcondutância	А
I_D	- corrente DC de dreno do transistor MOS	А
$\overline{i_{d,f}^2}$	- densidade espectral de ruído flicker na corrente de dreno	A ² /Hz
$\overline{i_{d,t}^2}$	- densidade espectral de ruído térmico na corrente de dreno	A ² /Hz
$\overline{i_{d,Mi}^2}$	- densidade espectral de ruído na corrente de M _i	A ² /Hz
$\overline{i_{df,Mi}^2}$	- densidade espectral de ruído <i>flicker</i> gerado pelo transistor M_i	A ² /Hz
$\overline{i_{dt,Mi}^2}$	- densidade espectral de ruído térmico gerado pelo transistor M _i	A ² /Hz
$\overline{i_{no}^2}$	- densidade espectral total de ruído na corrente de saída	A ² /Hz
$\overline{i_{no,f}^2}$	- densidade espectral de ruído flicker na corrente de saída	A ² /Hz
$\overline{i_{no,t}^2}$	- densidade espectral de ruído térmico na corrente de saída	A ² /Hz
$I_{\rm F}$	- corrente direta	А
\mathbf{i}_{f}	- nível de inversão na fonte do transistor MOS	-
i _{OUT} +(-)	- corrente da saída não-inversora (inversora) do amplificador	А
i _{out}	- corrente diferencial de saída	А
I _R	- corrente reversa	А
i _r	- nível de inversão no dreno do transistor MOS	-
Is	- corrente específica de normalização	А
I _{SQ}	- corrente específica de normalização por quadrado	А
k _B	- constante de Boltzmann	J/K
k _i	- fator de degeneração do i-ésimo OTA	-
Κ	- ganho máximo do filtro passa-faixas	V/V
K _{DC}	- ganho DC do estágio passa-baixas do filtro	V/V

L	- comprimento de canal do transistor MOS	m
L _{n(p)}	- comprimento de canal do transistor NMOS (PMOS)	m
Lu	- comprimento padrão unitário do canal do transistor	m
n	- fator de rampa (<i>slope factor</i>)	-
N _{oi,n(p)}	- número de impurezas por unidade de área na região de	m ⁻²
	depleção do transistor NMOS (PMOS)	111
N _{ot,n(p)}	- número de armadilhas (traps) por unidade de área na interface	m ⁻²
	entre óxido e semicondutor do transistor NMOS (PMOS)	111
Q	- fator de qualidade do filtro passa-faixas	-
Q _{unit}	- fator de qualidade de cada estágio passa-faixas	-
q	- carga do elétron	С
r	- fator de redução de transcondutância	m
S	- freqüência complexa	rad/s
Т	- temperatura absoluta	К
V _{DB}	- tensão entre os terminais de dreno e substrato	V
V _{DD}	- tensão de alimentação do circuito	V
V _{DS}	- tensão entre os terminais de dreno e fonte	V
V _{DSSAT}	- tensão entre os terminais de dreno e fonte de saturação	V
V_{GB}	- tensão entre os terminais de porta e substrato	V
V _{IN}	- tensão de modo comum da entrada do amplificador	V
V _{in} (s)	- transformada de Laplace da tensão de entrada do filtro	V
v _{IN} ⁺⁽⁻⁾	- tensão da entrada não-inversora (inversora) do amplificador	V
v _{in}	- tensão diferencial de entrada	V
V _{INT}	- tensão intermediária da biquadrada passa-faixas	V
V _{Lin}	- limite linear da tensão de entrada do par diferencial	V
$\overline{v_{ni}^2}$	- densidade espectral total de ruído na tensão de entrada	V ² /Hz
$\overline{v_{ni,f}^2}$	- densidade espectral de ruído <i>flicker</i> na tensão de entrada	V ² /Hz
$\overline{v_{ni,t}^2}$	- densidade espectral de ruído térmico na tensão de entrada	V ² /Hz
V _{OS}	- tensão de offset na entrada do amplificador	V
V _{OUT}	- tensão de modo comum da saída do amplificador	V
V _{OUT} ⁺⁽⁻⁾	- tensão da saída não-inversora (inversora) do amplificador	V
V _{out} (s)	- transformada de Laplace da tensão de saída do filtro	V

V_P	- tensão de <i>pinch-off</i>	V
V_{REF}	- tensão de referencia de modo comum	V
V_{SB}	- tensão entre os terminais de fonte e substrato	V
V_{T}	- tensão de limiar (<i>threshold</i>)	V
W	- largura de canal do transistor MOS	m
W _{n(p)}	- largura de canal do transistor NMOS (PMOS)	m
(W/L) _{in}	- razão de aspecto dos transistores de entrada	-
(W/L) _{deg}	- razão de aspecto dos transistores de degeneração de fonte	-
\mathbf{W}_{u}	- largura padrão unitária do canal do transistor	m

INTRODUÇÃO

Desde a invenção dos circuitos integrados até os dias atuais a eletrônica tem evoluído a passos largos e tomado espaço em todos os ramos da vida moderna, através de aparelhos cada vez mais funcionais. A tecnologia CMOS ocupa hoje lugar de destaque e está presente nos mais diversos equipamentos, como eletrodomésticos, computadores, automóveis, máquinas industriais e até mesmo em equipamentos médicos, responsáveis pela manutenção da vida dos pacientes.

Os marca-passos artificiais são um exemplo de equipamentos médicos que fazem uso da tecnologia eletrônica e que evoluíram juntamente com esta, desde suas primeiras versões, na década de 1960, aos dias atuais, adicionando novas funcionalidades, que os tornaram mais confiáveis, seguros e confortáveis ao usuário. Um dos circuitos responsáveis por esta evolução é o amplificador sensor de atividade cardíaca (*channel sensing amplifier*), cuja finalidade é processar sinais elétricos detectados pelos eletrodos do marca-passos e regular a geração de estímulos do marca-passos evitando a geração de pulsos desnecessários e, desta forma, reduzindo o consumo de potência do circuito e os riscos de conflito entre estímulos artificiais e naturais do coração.

A implementação do filtro detector de atividade cardíaca usando a técnica de filtros contínuos OTA-C é proposta neste trabalho, para avaliar se esta técnica é adequada a aplicação em questão. Seu desenvolvimento procura aplicar blocos básicos e utilizá-los de forma modular, estabelecendo um circuito simples e robusto. Para tanto foram analisadas características básicas do transistor MOS e dos amplificadores diferenciais compostos por eles (capítulo 1) e é abordada a limitação da linearidade (capítulo 2) dos amplificadores diferenciais. É apresentada uma forma de superar esta limitação para o caso em que o circuito opera no regime de inversão fraca, visando a minimizar o consumo de corrente. Para aproveitar a melhor rejeição às interferências de modo comum, proporcionada pelos sistemas completamente diferenciais, foi necessário abordar as técnicas de controle de

modo comum (capítulo 3), as quais foram adotadas nas estruturas básicas dos filtros OTA-C (capítulo 4).

De posse de blocos simples, cujo comportamento é conhecido e controlado, um novo circuito para o tratamento dos sinais provenientes dos eletrodos do marca-passos é proposto e verificado por simulações (capítulo 5), baseando-se nas especificações disponíveis na literatura especializada para esta aplicação.

Capítulo 1. Blocos Básicos do Amplificador Operacional de Transcondutância

1.1. Transistor MOS

O transistor MOS é o componente fundamental de praticamente todos os circuitos eletrônicos modernos, tanto analógicos como digitais ou de sinal misto [1]. Dentro da classe dos circuitos analógicos destacam-se os amplificadores e filtros [2], que processam as informações obtidas de um sistema físico, tornando-as úteis para uma determinada aplicação, ao mesmo tempo em que atenuam as informações desnecessárias ou interferências.

A Figura 1.1 apresenta a representação esquemática e a estrutura em que é implementado o transistor na tecnologia CMOS poço n.



Figura 1.1 – Símbolo do transistores MOS canal-n (NMOS) e canal-p (PMOS), (a); e sua respectiva estrutura em uma tecnologia de substrato tipo n, (b).

Para viabilizar o uso do transistor em circuitos analógicos existem modelos que permitem o equacionamento matemático do comportamento do dispositivo a partir de suas características físicas e das variáveis elétricas às quais ele está submetido. O modelo ACM [3], [4] e [5] destaca-se entre os modelos disponíveis para o transistor MOS pela sua simplicidade e forte fundamentação teórica nos fenômenos físicos dos semicondutores. Deste modelo derivam equações para tensões, correntes, cargas, capacitâncias, condutâncias e as inter-relações entre estas variáveis. Tais equações possibilitam o projeto de circuitos pela seleção das dimensões e do ponto de operação dos transistores que o compõem. No modelo adotado a corrente de dreno é decomposta em duas parcelas, conforme a equação (1.1) e Figura 1.2. Uma delas é corrente direta I_F , dependente da tensão de porta (*Gate*) e de fonte (*Source*), e a outra a corrente reversa, I_R , dependente da tensão de porta e de dreno (*Drain*). Para o caso particular do transistor operando na região de saturação, vale a aproximação $I_D \approx I_F$, $I_R \approx 0$ [5].



Figura 1.2 – Curva $i_D \ge v_D$ do transistor MOS para $V_{SB} \neq 0$.

O modelo ACM apresenta uma variável fundamental chamada de nível de inversão, que reflete a densidade de corrente no canal de inversão. Esta é definida pela razão da corrente de dreno pela corrente especifica de normalização, I_S, dependente de parâmetros tecnológicos e das dimensões do transistor. Por meio da teoria que governa o fluxo de cargas no semicondutor, deriva-se a equação que relaciona as correntes direta e reversa aos potenciais nos terminais do dispositivo [5]. Estes aspectos resultam no seguinte conjunto de equações para determinação do ponto de operação dos transistores MOS.

$$I_D = I_F - I_R \tag{1.1}$$

$$I_{F(R)} = I_S \cdot i_{f(r)} \tag{1.2}$$

$$I_{s} = I_{s\varrho} \cdot \left(\frac{W}{L}\right) = \mu \cdot n \cdot C_{ox} \cdot \left(\frac{\phi_{t}^{2}}{2}\right) \cdot \left(\frac{W}{L}\right)$$
(1.3)

$$\frac{V_P - V_{SB(BD)}}{\phi_t} = \sqrt{1 + i_{f(r)}} - 2 + \ln\left(\sqrt{1 + i_{f(r)}} - 1\right)$$
(1.4)

$$V_{P} = \frac{V_{GB} - V_{T0}}{n}$$
(1.5)

$$V_{DSSAT} \approx \phi_t \cdot \left(\sqrt{1 + i_f} + 3\right) \tag{1.6}$$

A definição da corrente de normalização, I_S, inclui as informações da mobilidade dos portadores no canal de inversão, μ , da capacitância de óxido de porta por unidade de área, C'_{OX} e do potencial térmico, $\phi_t = k_B \cdot T/q$. Nas equações (1.4) e (1.5) V_P designa a tensão de *pinch-off*, que caracteriza uma certa carga de inversão no canal. O fator de rampa, *n*, cujo valor varia entre 1 e 2 para cada dispositivo e condição de polarização e é ligeiramente dependente de V_{GB}. Em (1.6) é definida uma equação simplificada para a tensão V_{DS} de saturação em função do nível de inversão na fonte, i_f.

Uma vez estabelecido o ponto de operação do circuito, o passo seguinte do projeto consiste em calibrar o circuito para que este atinja as especificações dinâmicas requeridas para uma dada aplicação. Para tanto, o modelo dinâmico do transistor é proposto [3]-[5], representando o dispositivo intrínseco por uma associação de transcondutâncias e capacitâncias (Figura 1.3).



Figura 1.3 – Modelo AC pequenos sinais do transistor para baixa freqüência (para um modelo mais completo consultar [3]-[5])

As equações do modelo, fundamentais para o projeto, são as transcondutâncias, apresentadas a seguir.

$$g_{ms(d)} = \frac{2 \cdot I_{s}}{\phi_{t}} \cdot \left(\sqrt{1 + i_{f(r)}} - 1\right)$$
(1.7)

$$g_{m} = g_{mg} = \frac{g_{ms} - g_{md}}{n}$$
(1.8)

Para o caso em que o transistor opera na região de saturação resultam as aproximações:

$$g_{ms} = \frac{2 \cdot I_D}{\phi_t} \cdot \frac{1}{\left(\sqrt{1 + i_{f(r)}} + 1\right)}$$
(1.9)

$$g_m = \frac{g_{ms}}{n} \tag{1.10}$$

O equacionamento das capacitâncias [3] será omitido por ser mais complexo e menos relevante no caso de circuitos de baixa freqüência, como o abordado neste projeto, onde as capacitâncias de carga dominam a resposta do circuito. Entretanto, a avaliação destas contribui na investigação dos efeitos secundários no desempenho do circuito.

1.2. O Par Diferencial

A maioria das aplicações de processamento de sinais analógicos exige a amplificação de sinais diferenciais. Neste caso, empregam-se circuitos cujas saídas são proporcionais à diferença entre suas tensões de entrada. O exemplo mais simples de tais circuitos é o par diferencial (Figura 1.4), que é construído com dois transistores idênticos, polarizados por fonte de corrente e costuma ser usado como estágio de entrada de várias topologias de amplificadores [1], [5].



Figura 1.4 – Par diferencial convencional com transistores NMOS.

Em operação como transcondutor ideal, o par diferencial deve fornecer corrente de saída proporcional à tensão diferencial de entrada.

Os terminais de porta correspondem à entrada do circuito e os drenos às saídas. Define-se o ponto de operação do circuito impondo uma corrente fixa I_B e um nível de tensão comum na porta de ambos transistores, nesta situação a corrente é dividida

igualmente entre eles. Na condição nominal de operação, com ambos transistores operando na região de saturação, qualquer diferença aplicada entre as tensões de entrada resulta em uma variação entre as correntes de dreno. Caracteriza-se o comportamento diferencial do circuito [1] por meio da razão de conversão entre a tensão diferencial de entrada e a corrente diferencial de saída, que corresponde a uma transcondutância igual àquela de cada transistor para o dado ponto de operação. Portanto, esta transcondutância pode também ser calculada pelas equações (1.7) a (1.10) em função do nível de inversão dos transistores.

1.2.1. Par diferencial com degeneração de fonte

Para operação linear, o par diferencial deve ser excitado por um sinal de amplitude suficientemente baixa, de maneira que sua transcondutância varie menos do que um valor pré-determinado, de acordo com a aplicação [6]. O limite do sinal de entrada para obtenção de linearidade aceitável também consiste em uma especificação importante para o uso do par diferencial como estágio de entrada de amplificadores e será analisado no capitulo 2. Uma série de técnicas apresentadas na literatura visa aumentar a faixa de linearidade do par diferencial, propondo alterações em sua topologia como, por exemplo, por meio da degeneração de fonte [6] através de resistores ou transistores. A primeira opção, usando resistores, demonstra-se inadequada para o projeto de circuitos integrados devido à dificuldade prática de obtenção de resistências elevadas em tecnologia CMOS. A degeneração de fonte implementada com transistores [7] ao invés de resistores é uma técnica amplamente usada, porém geralmente emprega transistores no regime de inversão forte. No capitulo 2 desenvolve-se uma análise do comportamento do par diferencial com transistores de degeneração (Figura 1.5) operando em inversão fraca.



Figura 1.5 – Par diferencial com degeneração de fonte [6].

1.3. Controle do Modo Comum

Alguns dos circuitos amplificadores tradicionais utilizam configurações do tipo entrada diferencial e saída simples. Entretanto, a adoção de entrada e saída diferenciais, apesar de mais dispendiosa no número de transistores e no consumo de corrente, propicia uma maior imunidade a ruídos de modo comum induzidos pelo sinal de entrada ou pela própria polarização, por exemplo, além de proporcionar maior linearidade. Esta característica é especialmente apreciada em circuitos de baixa potência e tensão de alimentação. O maior dispêndio de área e corrente dos circuitos diferenciais, em comparação aos circuitos de saída simples, deve-se ao emprego de circuitos de realimentação de modo comum [8] (CMFB = *Common Mode Feedback*), cuja função consiste em estabelecer o ponto de operação do amplificador, fixando suas tensões de saída num valor comum que propicie o funcionamento dos transistores na região de operação adequada, propiciando maior excursão do sinal ou otimização de outra característica de funcionamento.



Figura 1.6 – Exemplo de implementação de CMFB em tecnologia CMOS [6].

O circuito de realimentação de modo comum da Figura 1.6 mede as tensões de saída de um par diferencial, somando-as para obter uma medida do modo comum destas tensões, compara esta medida com um nível de referência ao qual elas devem ser ajustadas e, por meio de um espelho de corrente, realimenta o sinal de erro aos nós de saída corrigindo simultaneamente a tensão destes nós.

Este circuito pode ser adaptado à utilização com outros amplificadores diferenciais, como será demonstrado no capítulo 3.

Capítulo 2. Análise do Transcondutor

2.1. Estrutura Utilizada

A proposta do transcondutor deste trabalho foi introduzida em [7], e implementa a degeneração de fonte do par diferencial por meio de transistores MOS operando na região triodo, conectados entre os terminais de fonte dos transistores de entrada. Por ser inserida diferencialmente entre os dispositivos de entrada, tal técnica não introduz modificação alguma no ponto de operação em relação ao par diferencial sem degeneração, já que os transistores adicionais são parte somente do caminho diferencial do sinal [6].



Figura 2.1 – Topologia do OTA selecionado.

O cálculo para verificar a linearidade do circuito leva em conta somente o par diferencial de entrada e seus dois transistores de degeneração, pois os demais transistores atuam somente como fontes de corrente na polarização do amplificador. Deste cálculo resulta a expressão para corrente diferencial de saída normalizada em relação à corrente de polarização, válida para operação em inversão fraca [9]:

$$\frac{i_{out}}{I_B} = \frac{e^{\binom{v_{in}}{n \cdot \phi_t}} - 1}{e^{\binom{v_{in}}{n \cdot \phi_t}} + 1 + k \cdot \frac{e^{\binom{v_{in}}{n \cdot \phi_t}}}{e^{\binom{v_{in}}{n \cdot \phi_t}} + 1}}$$
(2.1)

$$k = \frac{\left(\frac{W}{L}\right)_{in}}{\left(\frac{W}{L}\right)_{deg}}$$
(2.2)

onde $v_{in} = V_{in}^{+} - V_{in}^{-}$ é a tensão diferencial de entrada; $i_{out} = I_{out}^{+} - I_{out}^{-}$ é a corrente diferencial de saída; $(W/L)_{in}$ é a razão de aspecto dos transistores de entrada e $(W/L)_{deg}$ a razão de aspecto dos transistores e de degeneração.

Para obtenção da equação (2.1), o circuito foi equacionado usando as expressões da corrente de dreno dos transistores em inversão fraca, (2.3), que foi obtida a partir da equação (1.4). Para este regime de inversão, a parcela predominante em (1.4) é o termo logarítmico, resultando em (2.4).

$$i_{D} = 2 \cdot I_{S} \cdot e^{\left(\frac{v_{GB} - V_{T}}{n \cdot \phi_{t}} + 1\right)} \cdot e^{\left(\frac{-v_{SB}}{\phi_{t}}\right)} \cdot \left[1 - e^{\left(\frac{-v_{DS}}{\phi_{t}}\right)}\right]$$
(2.3)

$$\frac{V_{P} - V_{SB(BD)}}{\phi_{t}} = -1 + \ln\left(\frac{1}{2} \cdot i_{f(r)}\right)$$
(2.4)

A transcondutância do par diferencial é obtida pela derivação de i_{out} em relação a v_{in} , calculada no ponto $v_{in}=0$, fazendo uso da equação (2.1).

$$g_m = \frac{\partial i_{out}}{\partial v_{in}} \bigg|_{v_{in}=0}$$
(2.5)

$$\frac{\partial i_{out}}{\partial v_{in}} = \frac{\frac{I_B}{n \cdot \phi_t} \cdot \left[(k+2) \cdot \left(e^{\binom{v_{in}}{n \cdot \phi_t}} + e^{-\binom{v_{in}}{n \cdot \phi_t}} \right) + 4 \right]}{k^2 + 4 \cdot k + 6 + 2 \cdot (k+2) \cdot \left(e^{\binom{v_{in}}{n \cdot \phi_t}} + e^{-\binom{v_{in}}{n \cdot \phi_t}} \right) + \left(e^{2 \cdot \binom{v_{in}}{n \cdot \phi_t}} + e^{-2 \cdot \binom{v_{in}}{n \cdot \phi_t}} \right)}$$
(2.6)

$$g_m = \left(\frac{4}{k+4}\right) \cdot \frac{I_B}{n \cdot \phi_t} = r \cdot g_{m,M1}$$
(2.7)

onde 'r' é definido como o fator de redução de transcondutância¹:

$$r = \frac{g_m}{g_m|_{k=0}} = \left(\frac{4}{k+4}\right) \tag{2.8}$$

O valor de 'r' é comprovado na seção seguinte através da análise numérica da equação (2.1) e sua derivada, e comparação com resultados de simulação. Observa-se na equação (2.7) a proporcionalidade da transcondutância com a corrente de polarização, resultante do regime de operação de inversão fraca.

2.2. Linearidade de entrada do transcondutor

Para a avaliação do limite da faixa linear da tensão de entrada do transcondutor foram utilizados dois critérios. O primeiro consiste na limitação do erro α entre a corrente diferencial de saída, i_{out} e sua tangente na origem dada por g_m·v_{in}, conforme [10]. O segundo avalia a corrente diferencial de saída do amplificador para uma entrada senoidal de amplitude A, determinando a máxima amplitude para o limite de THD admitido.

2.2.1. Método 1: Variação da transcondutância

Limita-se em 5% o erro entre a corrente diferencial, α , i_{out} = $f(v_{in})$ e sua aproximação linear na origem.

$$\frac{i_{out} - g_m \cdot v_{in}}{g_m \cdot v_{in}} \le \alpha \tag{2.9}$$

Esta equação é avaliada numericamente a partir da expressão teórica de i_{out} , em função de v_{in} . O limite máximo de linearidade de entrada é o maior valor de v_{in} para o qual o erro α =5% é obedecido. Os resultados são apresentados e comparados com resultados de simulação na Tabela 2.1 e no item seguinte. O caso em que k=0 equivale ao par diferencial

 $^{^{1}}$ g_m | $_{k=0}$ é a transcondutância na origem (V_{in}= 0V) para o par diferencial sem degeneração (k= 0).

sem degeneração, cujo limite de linearidade concorda com o equacionamento elaborado por Arnaud [10], [11].

k	$V_{Lin}(mV)^2$	r
0,0	27,56	1,00
1,0	41,34	0,80
2,0	66,83	0,67
3,0	97,83	0,57
4,0	44,09	0,50
5,0	35,14	0,44
6,0	31,00	0,40
7,0	28,94	0,36
8,0	27,21	0,33

Tabela 2.1 - Relações entre linearidade de entrada e fator de degeneração.

O mesmo procedimento numérico de avaliação de linearidade foi aplicado sobre a corrente do par diferencial com degeneração de fonte, utilizando o simulador Dolphin Smash e os modelos do transistor MOS BSIM3v3, para a tecnologia AMIS ABN 1,5µm, e também com o modelo ACM [4], para a tecnologia AMS 0,8µm. A primeira das tecnologias possui I_{SQ} =30nA para transistores canal n enquanto a segunda apresenta I_{SQ} =40nA. As simulações são executadas para $i_f \approx 10^{-3}$ (inversão fraca).

As figuras seguintes apresentam o resultado da avaliação teórica (linha contínua) e da simulação (linha tracejada). Percebe-se um ajuste melhor da curva de simulação e dos cálculos teóricos para o modelo ACM, para k > 2, o que se traduz em um melhor ajuste com o limite de linearidade estimado matematicamente, Tabela 2.2.



Figura 2.2 – Comparação dos resultados teóricos com a simulação usando modelo BSIM3v3; (a) corrente de saida normalizada em função da entrada diferencial normalizada; (b) transcondutância normalizada em função da entrada diferencial normalizada.

 $^{^{2}}$ V_{Lin} é o limite de linearidade da tensão diferencial de entrada V_{in}.



Figura 2.3 – Comparação dos resultados teóricos com a simulação usando modelo ACM; (a) corrente de saida normalizada em função da entrada diferencial normalizada; (b) transcondutância normalizada em função da entrada diferencial normalizada.

Refinando a varredura do parâmetro k percebe-se uma região de máxima linearidade de entrada entre 3 e 4. O valor k=3,4 foi selecionado para análise, a fim de ser comparado com os resultados do próximo critério de avaliação, baseado na distorção harmônica.

	Cálculo					
k	$V_{Lin}(mV)$	V_{Lin}/ϕ_t	r			
0,0	27,56	0,80	1,00			
1,0	41,34	1,19	0,80			
2,0	66,83	1,93	0,67			
3,0	97,83	2,82	0,57			
3,4	109,20	3,15	0,54			
4,0	44,09	1,27	0,50			

Tabela 2.2 – Limites de linearidade calculados em função do fator k.

2.2.2. Método 2: Distorção Harmônica

Novamente a estimativa teórica do limite de linearidade é avaliada numericamente pela equação (2.1), entretanto, um novo critério para determinação do limite de linearidade é definido, de forma a considerar a distorção criada pelas variações na transcondutância efetiva do par diferencial.

A equação teórica, que descreve a corrente de saída do par diferencial, foi calculada em função do parâmetro k e da amplitude da tensão senoidal de entrada, v_{in}. A freqüência de oscilação do sinal de entrada foi fixada em 10Hz, pois assim a freqüência fundamental e suas harmônicas de maior potência concentram-se dentro da banda de interesse para os filtros que se deseja projetar. Variações da freqüência podem ser executadas posteriormente através de uma simples modificação no programa que executa os cálculos, possibilitando assim a avaliação do amplificador em outras condições de operação.

Fixando a THD em 1%, verifica-se uma amplitude máxima para k=3,6, porém, há um decréscimo abrupto da amplitude para aumentos posteriores de k, conforme ilustrado na Figura 2.4.

Por precaução, foi adotado um valor k próximo à região de máxima amplitude, porém guardando uma pequena margem de segurança, a fim de evitar que possíveis variações deste parâmetro decorrentes do descasamento nos transistores, por exemplo, levem o amplificador a operar além do limite desta região. Assim, foi selecionado o fator de degeneração k=3,4, que resulta na THD inferior 1%, quando o circuito é excitado por uma onda senoidal de amplitude máxima A_{IN} = 86,68mV. Ressalta-se que o equacionamento teórico utilizado despreza o efeito do descasamento dos transistores, o que resulta em harmônicas pares com amplitude zero no sinal saída.



Figura 2.4 – Amplitude máxima do sinal diferencial de entrada do par diferencial, A_{IN}, em função do fator de degeneração, k, para THD da corrente de saída limitada em 1%.

A fim de comprovar os resultados teóricos, foi executada a simulação transiente do par diferencial nas mesmas condições especificadas na avaliação teórica, excitado por um sinal senoidal de amplitude igual ao limite estimado, 86,68mV, para o fator de degeneração k=3,4. A resposta em freqüência é avaliada para esta situação através da expressão teórica de i_{out} e pela simulação transiente do circuito. Realizando-se a transformada de Fourier na corrente de saída com instante inicial t₀= 0s, intervalo de freqüência df=1Hz e 1000 pontos, usando janela Hanning de 100 amostras, resultam os gráficos da Figura 2.5.



Figura 2.5 – Espectro de potência da corrente de saída do par diferencial com k=3,4 para um sinal de entrada de freqüência 10Hz; (a) segundo equacionamento teórico e (b) resultante da simulação do circuito.

De posse da informação espectral da corrente de saída é calculada a distorção harmônica para a faixa de freqüência analisada, resultando nos dados da Tabela 2.3.

A simulação apresenta comportamento semelhante à análise teórica até cerca de 100Hz. A partir desta freqüência, o resultado de simulação apresenta potências mais elevadas nas freqüências harmônicas da fundamental em comparação com a previsão teórica. Isto se deve a erros numéricos introduzidos pelo cálculo da FFT.

	k	A (mV)	HD3	HD3 (dB)	HD5	HD5 (dB)	THD	THD (dB)
Cálculo	3,40	86,68	0,0063	-44,05	0,0072	-42,82	0,0096	-40,32
Simulação	3,40	86,68	0,0040	-47,87	0,0066	-43,58	0,0078	-42,13

Tabela 2.3 – Avaliação da distorção harmônica, comparação entre teoria e simulação.

2.3. Análise de Ruído

O cálculo do ruído gerado pelo transcondutor (Apêndice A) é realizado empregando o modelo de pequenos sinais para os transistores do circuito e as fontes de ruído associadas a cada um deles. A contribuição de cada dispositivo o ruído total gerado na saída é analisada por superposição dos efeitos não correlacionados de cada fonte.

Os dois principais tipos de ruído gerado pelos transistores são o ruído térmico, que é devido ao movimento randômico de portadores no canal de inversão, causado por agitação térmica, e o ruído *flicker*, que depende da flutuação do número de portadores no canal, devido ao seu aprisionamento nas armadilhas (*traps*) na interface do óxido de porta com o semicondutor.

A densidade espectral de potência do ruído térmico é definida pelas equações (2.10) para o transistor na região linear e (2.11) para a região de saturação [11].

$$\overline{i_{d,t}^2} = 4 \cdot k_B \cdot T \cdot \frac{g_{ms} + g_{md}}{2}$$
(2.10)

$$\overline{i_{d,t}^2} = 2 \cdot n \cdot k_B \cdot T \cdot g_m \tag{2.11}$$

A densidade espectral de ruído *flicker* [11], por sua vez, é computada por:

$$\frac{i_{d,f}^{2}}{I_{D}^{2}} = \frac{N_{ot}}{W \cdot L \cdot N^{*^{2}}} \cdot \frac{1}{f}$$
(2.12)

onde o parâmetro N_{ot} na equação representa o numero de armadilhas (*traps*) por unidade de área na interface entre óxido e semicondutor; e $N^* = n \cdot C_{ox} \cdot \phi_t / q$.

No Apêndice 1, demonstra-se como se obtém a equação (2.13) para a densidade espectral de potência do ruído na corrente diferencial de saída.

$$\overline{i_{no}^{2}} = 2 \cdot \left\{ 4 \cdot k_{B} \cdot T \cdot \left(\frac{I_{B}}{\phi_{t}}\right) + \left[\left(\frac{k^{2} + 16}{k^{2} + 8 \cdot k + 16} \right) \cdot N_{ot,n} + \left(\frac{N_{ot,p}}{3}\right) \right] \cdot \left(\frac{I_{B}^{2}}{W_{u} \cdot L_{u} \cdot N^{*2}} \cdot \frac{1}{f} \right) \right\}$$
(2.13)

A primeira parcela desta equação corresponde ao ruído térmico e a segunda ao ruído *flicker* (1/f). A freqüência em que estas duas densidades se igualam (f_c) é uma variável útil ao projeto dos amplificadores.

$$f_{c} = \left(\frac{\phi_{t} \cdot I_{B}}{4 \cdot k_{B} \cdot T \cdot N^{*2}}\right) \cdot \left(\frac{1}{W_{u} \cdot L_{u}}\right) \cdot \left[\left(\frac{k^{2} + 16}{k^{2} + 8 \cdot k + 16}\right) \cdot N_{ot,n} + \left(\frac{N_{ot,p}}{3}\right)\right]$$
(2.14)

Dividindo-se a corrente de saída pela transcondutância do OTA obtêm-se o ruído em tensão, refletido à entrada.

$$\overline{v_{ni}^{2}} = 2 \cdot \left\{ \begin{array}{l} \left(2 \cdot n \cdot k_{B} \cdot T\right)^{2} \cdot \left(\frac{k^{2} + 8 \cdot k + 16}{16}\right) \cdot \frac{1}{q \cdot I_{B}} + \\ \left(\frac{N_{ot,n}}{16 \cdot W_{u} \cdot L_{u}}\right) \cdot \left(\frac{q}{C_{ox}}\right)^{2} \cdot \left[\left(k^{2} + 16\right) + \left(\frac{k^{2} + 8 \cdot k + 16}{3}\right) \cdot \left(\frac{N_{ot,p}}{N_{ot,n}}\right)\right] \cdot \left(\frac{1}{f}\right) \right\}$$
(2.15)

O fator 3 (três) nas equações acima corresponde à relação entre a razão de aspecto dos transistores PMOS (M2) e dos NMOS (M1), dada para equilibrar seus níveis de inversão, já que a corrente específica do NMOS é aproximadamente três vezes maior do que no PMOS, para a tecnologia usada.

2.4. Análise do efeito do descasamento

O projeto de circuitos analógicos, como o amplificador em questão, assume que os transistores sejam "casados", ou seja, que os parâmetros e o comportamento dinâmico não variem entre dois ou mais transistores desenhados com a mesma forma e dimensões. Entretanto, não é o que ocorre em circuitos reais e o efeito do "descasamento" deve ser modelado, já que influi na performance do circuito final.

Assim como no caso do ruído, este efeito é modelado para cada transistor por uma fonte aleatória independente associada ao dispositivo intrínseco [12], [13]. No regime de inversão fraca o fator predominante no descasamento dos transistores é a variação na tensão de *threshold*, V_T , que é modelada como uma fonte de tensão em série na entrada do transistor, dada pela equação (2.16).

$$\sigma^2(V_G) = \sigma^2(V_T) = \frac{A_{VT}^2}{W \cdot L}$$
(2.16)

onde A_{VT} é o parâmetro que modela o descasamento, obtido de forma experimental para cada tecnologia.

O erro provocado pela diferença entre os dispositivos é calculado (Apêndice B) na corrente de curto circuito na saída do OTA (2.17) e então referido para a entrada (2.18), onde aparece como uma tensão de *offset*. Esta tensão é uma especificação para o projeto de amplificadores e seu valor em geral esta na faixa de μ V a algumas dezenas de mV, dependendo da aplicação.

$$\sigma^{2}(i_{out}) = 2 \cdot \left\{ g_{m,M1}^{2} \cdot \frac{A_{VT,n}^{2}}{W_{u} \cdot L_{u}} \cdot \left[\left(\frac{k^{2} + 16}{k^{2} + 8 \cdot k + 16} \right) + \frac{1}{3} \cdot \frac{A_{VT,p}^{2}}{A_{VT,n}^{2}} \right] \right\}$$
(2.17)

$$\sigma^{2}(v_{IN}) = 2 \cdot \left\{ \frac{A_{VT,n}^{2}}{16 \cdot W_{u} \cdot L_{u}} \cdot \left[\left(k^{2} + 16\right) + \left(\frac{k^{2} + 8 \cdot k + 16}{3}\right) \cdot \frac{A_{VT,p}^{2}}{A_{VT,n}^{2}} \right] \right\}$$
(2.18)

2.5. Sumário:

Para a faixa de valores analisada do fator de degeneração k, a previsão do limite de linearidade pelo critério da distorção harmônica da corrente de saída demonstrou ser mais restritiva do que o outro método de avaliação. Entretanto, ambos os métodos são aproximadamente equivalentes para fator k em torno de 2 ou inferior. O que demonstra que a distorção harmônica causada pelas variações na curva de transcondutância para k>2 é significativa. Verificou-se que o segundo método de avaliação da linearidade é mais restritivo do que o anterior, o que propicia maior margem de segurança para o projeto. Além disso, a THD é um parâmetro mais adequado para projeto do que uma simples aproximação linear, pois se relaciona mais diretamente com outras especificações, como SNR.

Foi constatado que o ruído (2.15) e o descasamento (2.18) são inversamente proporcionais à área dos dispositivos, de acordo com o modelo, e diretamente proporcionais ao fator de degeneração, k, portanto, há um compromisso entre a linearidade e o ruído e *offset* que deve ser considerado no projeto.

Capítulo 3. Circuitos de controle de modo comum

3.1. Introdução

A tarefa fundamental do circuito de realimentação de modo comum (CMFB) é estabelecer o nível DC nos nós de saída do amplificador em um valor pré-determinado, de modo que este opere na região de maior ganho ou maior excursão do sinal de saída [6], [8]. Para este fim, o circuito deve implementar as seguintes tarefas:

- (i) detecção da tensão de modo comum, fazendo a média das duas tensões de saída, $V_{OUT} = (V_{OUT}^+ + V_{OUT}^-) / 2;$
- (ii) comparação desta tensão com a tensão de referência, V_{REF} , que é a tensão para a qual o modo comum deve convergir;
- (iii) injeção do sinal de erro proveniente desta comparação a fim de corrigir o modo comum do amplificador.

A Figura 3.1 apresenta um diagrama simplificado da operação do circuito de controle de modo comum atuando sobre um amplificador diferencial.



Figura 3.1 – Diagrama do amplificador diferencial com realimentação de modo comum.

Nas seções seguintes é apresentada a análise do bloco sensor de modo comum, conforme a Figura 3.1.

3.2. Realimentação de modo comum (CMFB)

A prática mais corriqueira nesta etapa é replicar a estrutura básica do amplificador, reconfigurando suas conexões, de forma a ligar as duas saídas do amplificador e a referência às suas entradas, obtendo como saída o sinal de erro conforme a Figura 3.1. Isso facilita o cumprimento do primeiro dos requisitos básicos de projeto dos circuitos de CMFB listados a seguir [8]:

- (i) O produto ganho-banda (GBW) do laço de CMFB deve ser maior ou igual ao do circuito de modo diferencial a fim de garantir estabilidade em toda a faixa de freqüência de operação;
- (ii) O ganho DC do laço de CMFB deve ser suficientemente grande para garantir a exatidão no controle do modo comum;
- (iii) O circuito de CMFB deva atuar somente no sinal de modo comum para não gerar distorção no sinal diferencial.

3.2.1. Detector de modo comum

Este circuito apresenta a vantagem de ser bastante modular, usando blocos semelhantes ao amplificador diferencial para o detector de modo comum, apenas configurando as interligações para o tratamento do sinal de modo comum e dispensando o projeto de estruturas adicionais. O circuito injeta o sinal de correção nos transistores que estão ligados entre as saídas do amplificador e a trilha de alimentação V_{DD} . Esse sinal é proporcional a (V_{REF} - V_{OUT}), pois é espelhado do dreno dos transistores ligados a V_{REF} .



Figura 3.2 – Circuito simulado: C=10pF, I_B=6,85nA, Ln=Lp=8 μ m, Wn=Wp/4=4*Ln, I_{SQn}=I_{SQp}=120nA, K=3.4
A operação do circuito de CMFB é analisada supondo variações nos nós de saída do amplificador causadas por alterações no sinal de entrada ou em qualquer outro ponto do circuito, de acordo com as três hipóteses a seguir:

- (i) Para um aumento somente da tensão de modo comum na saída, V_{OUT} , ocorre um aumento na corrente dos transistores M3L(R) e uma redução na corrente dos transistores do detector de modo comum, M5L(R), que é proporcional a (V_{REF} - V_{OUT}). Esta corrente é realimentada através de M4L(R) para M2L(R) provocando uma redução da corrente injetada na saída do transcondutor, ocasionando a redução de V_{OUT} .
- (ii) Havendo uma variação apenas no modo diferencial, v_{out}≠0, mantendo o modo comum V_{OUT} constante, o circuito não deve alterar V_{OUT}. Supondo v_{OUT}⁺> v_{OUT}⁻ e V_{OUT}=V_{REF}, ocorre a geração de uma corrente I_B+ΔI em M3L e M5L compensada por I_B-ΔI em M3R e M5R. Como a corrente dos transistores M5 é somada para ser realimentada no circuito diferencial, a própria corrente nominal de polarização, I_B, é espelhada para os transistores de entrada, mantendo V_{OUT} constante.
- (iii) Considera-se agora uma variação simultânea no modo diferencial e no modo comum da saída: $v_{OUT}^+ > v_{OUT}^- = V_{REF}$. As correntes se alteram para I_B+ Δ I em M3L e I_B- Δ I em M5L, mantendo I_B em M3R e M5R. A corrente espelhada para o par diferencial é I_B- Δ I/2 forçando uma redução em V_{OUT} e levando à situação descrita em (ii).

3.2.2. Verificação por simulação

As simulações realizadas indicam que o circuito corrige satisfatoriamente a tensão de modo comum, de forma que a tensão de modo comum na saída segue a referência, V_{REF} , quando esta tensão excursiona desde 500mV até próximo à tensão de alimentação V_{DD} , Figura 3.3. Da mesma forma que a saída segue a referência, Figura 3.4, quando o modo comum de entrada, V_{IN} , varia de 500mV até V_{DD} .



Figura 3.3 – Simulação DC: tensões de saída e corrente dos transistores de entrada em função da variação do modo comum da entrada, $0 \le V_{IN} \le V_{DD}$.



Figura 3.4 – Simulação DC: tensões de saída e corrente dos transistores de entrada em função da variação da tensão de referência, $0 \le V_{REF} \le V_{DD}$.

Deve-se selecionar um valor dentro da faixa acima especificada para a tensão de referência V_{REF} , como, por exemplo, 1,25V, que coincide com o valor central do intervalo em que a realimentação de modo comum atua, proporcionando, portanto, maior excursão simétrica para o sinal de saída quando o circuito for alimentado por $V_{DD}=2V$.

Capítulo 4. Filtro OTA-C usado no projeto

Filtros OTA-C, também denominados gm-C, recebem esta designação por serem construídos por associações de transconductors e capacitores. Os transcondutores possuem a propriedade de serem programáveis pela corrente de polarização o que possibilita o ajuste eletrônico dos parâmetros do filtro. Além disso, podem realizar funções para as quais um filtro passivo seria inadequado à integração, devido à limitação no tamanho dos resistores integrados [6]. Por serem filtros contínuos, não introduzem ruído devido ao chaveamento, como no caso dos filtros tipo capacitor chaveado (amostrados) o que pode representar uma vantagem considerável em algumas aplicações.

4.1. Tipos de estruturas

4.1.1. Blocos de 1^a ordem

Existem várias estruturas de filtros gm-C, as mais comuns são derivadas da função de transferência pela associação de integradores em malhas realimentadas, como a que será abordada a seguir e adotada nesse trabalho. Outras estruturas se valem da capacidade do transcondutor em emular resistências e outros componentes ou são projetadas com base em redes passivas RLC [2],[6].

Dois blocos básicos da tecnologia OTA-C são apresentados abaixo e em seguida é abordada a estrutura de segunda ordem usada na implementação do filtro.



Figura 4.1 – Circuitos OTA-C de primeira ordem (a) integrador; (b) integrador com perdas ou filtro passa-baixas de primeira ordem.

A primeira estrutura (Figura 4.1-a) implementa um integrador simples, utilizado como elemento fundamental para diversas outras estruturas de filtragem. Na segunda topologia (Figura 4.1-b), acrescenta-se um OTA configurado como resistor de valor $1/g_m$,

resultando em um integrador com perdas, cuja resposta em freqüência equivale a de um filtro passa-baixas. Suas funções de transferência são, respectivamente:

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{g_m}{s \cdot C}$$
(4.1)

$$\frac{V_{out}(s)}{V_{in}(s)} = \left(\frac{g_{m1}}{g_{m2}}\right) \cdot \frac{\frac{g_{m2}}{C}}{s + \left(\frac{g_{m2}}{C}\right)}$$
(4.2)

Na simulação AC do integrador, usando a estrutura do OTA com realimentação de modo comum (omitida na figura) projetado no capítulo anterior, constata-se a presença de um pólo em aproximadamente 7,0Hz devido à condutância de saída do OTA. Como a transcondutância é mais facilmente controlada do que a condutância de saída, a implementação da Figura 4.1-b proporciona um melhor controle da característica de transferência do filtro, podendo ser utilizada como integrador em alguns casos.

4.1.2. Blocos de 2^ª ordem

Uma maneira usual para construção de filtros de maior complexidade faz uso de blocos de primeira e segunda ordem em cascata. A biquadrada composta por dois integradores é uma das estruturas mais usadas para esta finalidade, pois permite a implementação de filtros passa-baixa (Figura 4.2) ou passa-faixa (Figura 4.3), dependendo da conexão do OTA de entrada.



Figura 4.2 – Filtro OTA-C passa-baixa de segunda ordem.



Figura 4.3 – Filtro OTA-C passa-faixa de segunda ordem.

Em ambas estruturas os circuitos de realimentação de CMFB podem ser compartilhados entre os amplificadores que têm suas saídas conectadas aos mesmos pontos. Por exemplo, a estrutura passa-faixas requer o uso de dois circuitos para o controle de modo comum dos amplificadores, na saída do OTA2, v_{INT} , e na saída compartilhada pelos OTAs 1, 3 e 4, v_{OUT} . Por precaução, este circuito deve operar com os mesmos níveis de corrente do transcondutor de maior g_m , no caso o OTA1. Portanto, o detector de modo comum é composto por réplicas deste amplificador, de mesmas dimensões e níveis de corrente. Assim, eleva-se a capacidade de corrente do circuito de CMFB e, conseqüentemente, sua resposta às variações de modo comum torna-se mais rápida.

4.2. Estrutura usada no projeto

A análise da biquadrada passa-faixas, Figura 4.3, será apresentada nesta seção como subsídio para futura implementação. A função de transferência deste bloco é dada:

$$\frac{v_{out}}{v_{in}} = \frac{\frac{g_{m1}}{g_{m4}} \cdot \left(\frac{g_{m4}}{C_2}\right) \cdot s}{s^2 + \left(\frac{g_{m4}}{C_2}\right) \cdot s + \frac{g_{m2} \cdot g_{m3}}{C_1 \cdot C_2}}$$
(4.3)

Comparando a equação acima com a formula padrão da função de transferência de um filtro de segunda ordem, obtêm-se:

$$K_{\max} = \frac{g_{m1}}{g_{m4}}$$
(4.4)

$$\omega_o = \sqrt{\frac{g_{m2} \cdot g_{m3}}{C_1 \cdot C_2}} \tag{4.5}$$

$$\frac{\omega_o}{Q} = \frac{g_{m4}}{C_2} \quad \Rightarrow \quad Q = \sqrt{\frac{g_{m2} \cdot g_{m3}}{g_{m4}^2} \cdot \frac{C_2}{C_1}} \tag{4.6}$$

A princípio, o projeto do filtro fornece três graus de liberdade para ajustar a função de transferência:

- (i) ajusta-se o ganho na faixa de passagem, K_{max} , através da razão g_{m1}/g_{m4} ;
- (ii) especificado ω_0 , fixa-se o fator de qualidade dos pólos, Q, variando independentemente $g_{m4} \in C_2$;
- (iii) fixado o g_{m4} , ajuste a freqüência ω_0 variando g_{m2} , g_{m3} , $C_1 \in C_2$;

Os valores das capacitâncias podem ser fixados pelos requisitos de consumo de área e ruído na banda passante, fornecendo um ponto de partida para o projeto.

4.3. Metodologia de Projeto

Para o dimensionamento dos componentes é proposta a seguinte seqüência de projeto:

- Fazer todos os transcondutores múltiplos de uma transcondutância unitária, g_{m,unit}, e capacitores múltiplos da capacitância unitária, C_{unit}, para facilitar o procedimento de projeto e o leiaute do circuito.
- Arbitrar C_{unit}, ou definir seu valor em função de requisitos como consumo de área, ruído ou capacitância parasitária.
- Partindo da especificação do fator Q desejado (4.6), definir as relações entre as transcondutâncias e as capacitâncias da estrutura.
- 4. A partir dos dados dos itens 2 e 3, calcular $g_{m,unit}$ para obter a freqüência central do filtro ω_0 , explicitando (4.5) em função de $g_{m,unit}/C_{unit}$.
- 5. Calcular a corrente de polarização em função de $g_{m,unit}$, usando (2.7).
- Obter o ganho de cada estágio passa-faixas, K, a partir do ganho global do filtro, G=K³.
- 7. Calcular g_{m1} para ajustar o ganho dos blocos, $K=g_{m1}/g_{m4}$, mantendo g_{m4} fixo para não alterar ω_0 e Q.
- 8. Definir as dimensões dos transistores, buscando otimizar a performance do circuito em relação à tensão de *offset*, linearidade dos OTAs, ruído, precisão dos espelhos de corrente, pareamento dos transistores de entrada ou qualquer outro índice de desempenho.
- 9. Alterar a relação entre o ganho da função passa-baixas entre a entrada e a saída do filtro, dado por g_{m1}/g_{m4} , e o ganho DC da passa-faixas entre a entrada e o nó intermediário, dado por g_{m1}/g_{m3} . Fazer $g_{m3}/g_{m4} \ge 1$ caso haja necessidade de reduzir o ganho DC da entrada para o nó interno da biquadrada, tornando a resposta menos sensível ao *offset* na entrada do bloco.
- 10. Verificar e refazer os cálculos se necessário.

Mantendo as relações entre as capacitâncias e entre as transcondutâncias, qualquer variação em C_{unit} deve ser compensada em $g_{m,unit}$, ou vice-versa, de modo que a resposta em freqüência do filtro permaneça inalterada. Assim, todo o circuito é escalado, aumentando ou diminuindo o consumo de área e potência.

A tecnologia alvo escolhida para este projeto foi a AMIS ABN, disponível pelo programa MOSIS [21], cujo comprimento mínimo de canal é de 1,5 μ m. Para esta tecnologia foram obtidas as seguintes informações, a partir da folha de parâmetros, de simulação (n) e de dados experimentais (A_{VT}).

Transistor	I _{SQ} [nA]	n	A _{VT} [mV·μm]
NMOS	30	1,3~1,4	8,346
PMOS	10	1,3~1,4	15,8

Tabela 4.1 – Dados tecnológicos do transistor

O fator n foi determinado usando um transistor NMOS para os níveis de inversão 0,1 e 0,01, resultando em 1,4 e 1,3, respectivamente, e os mesmos valores foram tomados para o PMOS.

O parâmetro para simulação do efeito de descasamento foi obtido a partir de dados experimentais, de acordo com o equacionamento de [13] e mapeado para o modelo de Pelgrom [12], implementado no simulador Smash para simulação Monte Carlo.

Para definição da capacitância unitária foram usados os dados da tabela abaixo, tomando os valores referentes a capacitância entre as camadas de silício poli-cristalino.

Tabela 4.2 – Capacitância por unidade de área

	$C [aF/\mu m^2]$
Poly1-Reg. Ativa	1070
Poly1-poly2	591

Como o procedimento de projeto é iterativo e depende das relações entre os componentes do filtro, várias soluções são possíveis e devem ser verificadas por simulação

até que se obtenha uma resposta adequada às especificações. Por exemplo, para reduzir o consumo de potência, deve-se procurar reduzir o valor de $g_{m,unit}$ e C_{unit} proporcionalmente, de forma que se mantenha a mesma freqüência ω_0 , porém, conservando C_{unit} suficientemente maior do que as capacitâncias parasitas do circuito. Já para minimizar os efeitos do descasamento, convém projetar o filtro minimizando a dispersão entre os componentes, principalmente, selecionando relações mais próximas possíveis a 1 (um) para os transcondutores, já que o casamento entre eles é mais difícil de ser obtido do que entre os capacitores, e este tema deve ser tratado na fase do leiaute do circuito.

4.4. Verificação por simulação

Para verificação do funcionamento do circuito, usa-se como exemplo um bloco passa-faixas, projetado para Q=0,35 e ω_0 =118,0Hz com ganho máximo igual a 10,0 e com todos os transcondutores usando degeneração de fonte com k=3,4. Foram determinados C_{unit}= 10pF e g_{m,unit}= 10,6nA/V e os demais valores da Tabela 4.3.

	(W/L)		Polarização
NMOS	32µm/8µm	V_{DD}	2,0V
Degeneração	32µm/27,2µm	V_{REF}	1,25V
PMOS	128µm/8µm	I_B	706pA
	• • •		
	С		g _m
C_{I}	4·C _{unit}	g_{m1}	13.g _{m,unit}
C_2	C _{unit}	g_{m2}	g _{m,unit}
		$g_{m3} = g_{m4}$	$2 \cdot g_{m,unit}$

Tabela 4.3 – Dados do projeto.

Verifica-se na Figura 4.4 a função tipo passa-faixa do nó de saída do filtro apresenta freqüência central em 109,6Hz, e ganho máximo 19,5dB, próximos aos 118Hz e 20dB projetados. A diferença na freqüência central corresponde ao erro entre a simulação e a previsão teórica do fator de redução da transcondutância do OTA, em função do modelo do transistor usado na simulação. A função de transferência da entrada para o nó intermediário apresenta característica passa-baixa com ganho DC de 19,9dB e freqüência de corte de 3dB em 42,2Hz.

Se necessário ajustar o ganho deve-se variar a razão entre g_{m1}/g_{m4} enquanto que para o ajuste da freqüência basta apenas variar a corrente de polarização.



Figura 4.4 - Simulação AC - resposta em freqüência: magnitude da das tensões de saída e interna.

Para avaliação da linearidade do sinal de saída, a freqüência central do filtro é reduzida para 100Hz, reduzindo a corrente de polarização para 660pA. Uma onda senoidal nesta freqüência foi introduzida na entrada do filtro, gerando uma onda de saída senoidal com amplitude de 86,7mV, Figura 4.5. Da transformada de Fourier da onda de saída em regime permanente, Figura 4.6, calcula-se THD= 0,57% para este sinal, valor inferior ao limite de linearidade especificado.



Figura 4.5 – Tensão nos terminais de saída, interno e de entrada do filtro, em ordem decrescente de amplitude.

Embora os amplificadores OTA2 e OTA4, Figura 4.3, estejam recebendo em sua entrada o sinal de amplitude maior do que a especificado para uma THD de 1%, a saída do filtro é pouco afetada pelo efeito não linear destes componentes, apresentando distorção harmônica inferior à esperada.



Figura 4.6 – Transformada de Fourier do sinal de saída entre 50ms e 150ms usando janela Kaiser-Besel de 4ª ordem com 1000 pontos e freqüência de amostragem 10Hz.

Capítulo 5. Amplificador para sensor de atividade cardíaca em marca-passos implantados

Existem vários ramos onde o uso de filtros gm-C é útil, entre eles uma área bastante promissora é na instrumentação biomédica. Dentro deste ramo, selecionou-se a aplicação que exige requisitos típicos de baixo consumo de potência, imunidade a interferências e robustez. Trata-se de um circuito de monitoramento de atividade cardíaca para marca-passos implantados.

5.1. Introdução

Para entender a necessidade da aplicação, uma breve introdução em relação ao funcionamento dos marca-passos faz-se necessária. A função principal deste aparelho é restabelecer o ritmo de batimentos de um coração anormal por meio de pulsos elétricos que estimulam diretamente o músculo cardíaco [14]. Várias funcionalidades extras foram sendo incorporadas a este instrumento [15]-[16], desde suas primeiras versões até as mais atuais, com os objetivos de aumentar o conforto dos pacientes, reduzir o consumo de potência, entre outros. As versões mais modernas incorporam, além da eletro-estimulação, outras funções como, por exemplo, o monitoramento dos movimentos do corpo, do consumo de oxigênio no sangue e da atividade cardíaca. Esta última é o tema deste trabalho e consiste na capacidade de tratamento de sinais elétricos que detectam o batimento cardíaco indicando a resposta do coração a um estímulo elétrico seja ele de origem artificial ou natural.

5.1.1. Sensor de atividade cardíaca

Este dispositivo é implementado por sensores, integrados ao próprio conjunto de eletrodos responsável pela estimulação, e por blocos eletrônicos responsáveis pela amplificação, filtragem e detecção de um sinal correspondente a um pulso cardíaco. Os eletrodos recebem sinais elétricos resultantes da contração do coração e os conduzem até o

bloco eletrônico, o qual aumenta a amplitude do sinal e elimina do seu espectro de freqüência as componentes que correspondem a outras atividades, como a movimentação da caixa torácica devida à respiração, outros movimentos do corpo ou interferências induzidas através do compartimento do dispositivo [16],[17]. Os sinais podem vir do átrio ou do ventrículo do coração dependendo dos eletrodos usados, ou de ambos no caso de marca-passos de duas câmaras (*dual-chamber pacemaker*), ilustrado na Figura 5.1. Neste último caso torna-se necessário incluir dois circuitos em paralelo para o processamento do sinal.



Figura 5.1 – Esquema de implante do marca-passos de duas câmaras.

Um circuito comparador recebe a saída do filtro e compara a amplitude deste sinal com um nível pré-programado, indicando a presença ou não de um pulso cardíaco. O resultado da comparação é enviado ao microprocessador integrado no marca-passos que, por sua vez, decide se há necessidade de gerar um novo estímulo ou não, verifica se o pulso gerado estimulou eficazmente o músculo (caso contrário, é necessário aumentar a amplitude para a próxima estimulação), e ainda verifica a possibilidade de sincronizar a geração de pulsos com o sinal gerado naturalmente pelo coração, quando o marca-passos natural (nodo sino-atrial) funciona normalmente e há uma falha na condução do estímulo entre átrios e ventrículos (bloqueio átrio-ventricular) [15],[16].

Estas funcionalidades adicionais possibilitam ao marca-passos economizar energia de suas baterias, aumentando assim sua vida útil, por reduzir as atividades desnecessárias, além de evitar desconforto causado ao paciente pelo conflito entre a estimulação natural e artificial do coração.

5.1.2. Especificações elétricas do amplificador sensor de atividades cardíacas

As principais restrições nas especificações deste circuito surgem da natureza do sistema, que exige a alimentação por meio de baterias, as quais devem durar longos períodos (de 8 a 10 anos) sem reposição ou recarga. As baterias usadas tipicamente são de Iodeto de Lítio (LiI₂) e possuem capacidade de 0,5Ah a 1Ah [16].

Para que uma bateria de 1Ah dure cerca de 10 anos obtém-se as especificações para o circuito sensor de atividade cardíaca:

- (i) operar com tensão de alimentação variando entre 2,8V e 2,0V durante sua vida útil;
- (ii) consumo médio de corrente limitado a 1μ A.

O limite de corrente de $1,2\mu$ A foi usado em [18] e, para um sistema de dois canais (dual-chamber pacemaker), o consumo de corrente é duplicado, chegando, por exemplo, a $2,9\mu$ A em [19]. O consumo deste bloco equivale a cerca de 10% a 20% do total consumo do marca-passos [16].

Como o circuito deve amplificar sinais de muito baixa amplitude, a limitação de consumo é bastante importante, pois como o ganho do filtro é dado pela relação g_{m1}/g_{m4} e g_{m4} é fixado pelas especificações de freqüência do filtro, quanto maior o ganho de um determinado filtro, maior g_{m1} e, conseqüentemente, maior a corrente de polarização deste transcondutor.

A especificação de ganho e do limiar do comparador devem permitir a amplificação e detecção de sinais de amplitude variável segundo um sinal de teste padrão de forma triangular [16]:

- (i) amplitude A_{IN} variando de 0,2mV a 3,2mV para o canal atrial ou entre 0,4mV e 6,4mV para o ventricular;
- (ii) tempo de subida de 2ms e de descida de 13ms;

A faixa de amplitudes varia de acordo com os fabricantes para adicionar novas funcionalidades [18] ou para aumentar a confiabilidade do sistema; entretanto, há uma normalização que padroniza o sinal de teste [20].

O conteúdo de interesse no espectro de freqüência do sinal define os limites do filtro, que, novamente, pode variar de acordo com o fabricante. De acordo com [16], a banda do sinal deve ser selecionada por um filtro com:

- (i) passa-faixa com banda de passagem de f_i= (70Hz \pm 10%) f_i=200Hz \pm 20%);
- (ii) fator de qualidade $0,7 \le Q \le 1$;



Figura 5.2 – (a) Forma de onda padrão para o teste do circuito sensor de atividade cardíaca segundo a norma CENELEC [20]; (b) Resposta em freqüência desejada para o filtro.

Variações na especificação de freqüência do sinal são admissíveis, desde que sejam levadas em consideração as seguintes limitações [16]:

- (i) a redução da banda de passagem diminui a potência do sinal de interesse, portanto, torna necessário um aumento do ganho para manter o mesmo nível de tensão no sinal de saída;
- (ii) a freqüência de corte inferior não deve ser muito reduzida, pois o filtro necessita atenuar as freqüências correspondentes à rede elétrica (60Hz) e as baixas freqüências de outros eventos cardíacos sem interesse para a aplicação;
- (iii) a freqüência superior deve limitar a interferência de outros sinais musculares, a máxima freqüência aceitável é cerca de 300Hz [17];

5.2. Projeto do Filtro

5.2.1. Topologia

Como o ganho global requerido para amplificar o sinal de amplitude mínima é bastante elevado, a estrutura do filtro foi selecionada de forma a particionar este ganho em blocos iguais, reduzindo a dispersão nos valores dos componentes e, conseqüentemente, os erros devido ao descasamento entre eles. Foi selecionada uma estrutura em cascata composta por um filtro não-integrado passa-altas RC de 1^a ordem, seguido de três blocos passa-faixa de 2^a ordem (

Figura 5.3).



Figura 5.3 – Diagrama de blocos da estrutura usada.

O filtro passa-altas (Figura 5.4) existe por um requisito de segurança, para realizar o acoplamento AC com a fonte de sinal, pois o limite máximo da corrente de fuga suportada em caso de falta nos terminais do circuito é estipulado em 2µA [16]. Este bloco serve também para estabelecer o nível DC do sinal de entrada. Como sua freqüência de corte é muito baixa (10Hz) sua influência na função de transferência na banda de interesse é desprezível. E sua implementação é realizada com componentes discretos.



Figura 5.4 – Esquemático do filtro passa-altas RC.

Projetando os três blocos passa-faixas iguais (Figura 5.5), cada um deles apresenta um ganho, na freqüência central da banda de passagem, igual à raiz cúbica do ganho global e o fator Q igual ao valor desejado para o filtro final elevado ao cubo. Isso reduz a dispersão entre os componentes. Além disso, os três blocos compartilham o mesmo circuito de polarização (Apêndice C). O ganho é dado por uma razão de transcondutâncias (Tabela 5.1) proporcionais à corrente de polarização dos transistores.



Figura 5.5 – Esquemático do filtro passa-faixas OTA-C.

Como comparação, supomos que cada um dos três blocos da estrutura proposta apresenta um ganho em ω_0 dado por K= g_{m1}/g_{m4} e, conseqüentemente, I_{B1} = K·I_{B4}. Caso o mesmo filtro fosse implementado com apenas um destes blocos e o ajuste de Q fosse estabelecido variando uma relação entre capacitores, não pelas transcondutâncias, o mesmo deveria apresentar um ganho g_{m1}/g_{m4} = K³, já que as transcondutâncias são fixadas pela freqüência central do filtro. Como as transcondutâncias são proporcionais às correntes, resultaria em I_{B1} = K³·I_{B4}. Assim, o consumo global do filtro iria aumentar consideravelmente, caso a estrutura fosse composta por um único bloco, em relação à estrutura proposta em que o ganho do filtro é dividido entre três estágios.

Tabela 5.1 - Resumo das equações de projeto do filtro.

Filtro	Ganho	Freqüência	Seletividade
Passa-Altas	-	$p_1 = \frac{1}{R_1 \cdot C_1}$	-
Passa-Faixa	$K = \frac{g_{m1}}{g_{m4}}$	$\omega_0 = \sqrt{\frac{g_{m2} \cdot g_{m3}}{C_1 \cdot C_2}}$	$Q = \omega_0 \cdot \frac{C_2}{g_{m4}} = \sqrt{\frac{g_{m2} \cdot g_{m3}}{g_{m4}^2} \cdot \frac{C_2}{C_1}}$

5.2.2. Procedimento de projeto

O procedimento de projeto parte das especificações elétricas do filtro para detecção de atividade cardíaca em marca-passos e segue a metodologia apresentada na seção 4.3. Primeiramente é proposta uma estratégia para programação do ganho dos três estágios passa-faixas do filtro, de maneira sintonizada, a fim de dividir a faixa dinâmica do sinal de entrada em sub-faixas e, desta forma, reduzir o ganho total e o consumo do filtro. Em seguida é projetado o comparador para realizar a detecção nível de sinal na saída do filtro e, por fim, são calculados os valores dos componentes que estabelecem a resposta em freqüência do filtro.

(i) Determinação e programação do ganho:

Os limites do ganho são definidos a partir das especificações da amplitude do sinal de entrada e da limitação da excursão (faixa dinâmica) do sinal de saída em função da estrutura utilizada e da linearidade dos OTAs. O ganho é dado pela razão g_{m1}/g_{m4} , sendo que as relações de g_{m4} com g_{m2} e g_{m3} são mantidas fixas, para preservar as características de freqüência do filtro: ω_0 e Q.

Com os valores nominais de ω_0 e Q calculados para a função de transferência desejada, uma simulação do sistema projetado em diagrama de blocos (Apêndice D) foi realizada usando o software Simulink®. Cada bloco corresponde à função de transferência de um dos estágios do filtro usando os valores nominais de ω_0 e Q, calculados para a função de transferência desejada. O sinal de entrada usado na simulação segue o padrão proposto na norma CENELEC [20] e possui valor máximo, designado por A_{IN}. Utilizando ganho unitário para todos os estágios resulta em uma amplitude máxima da onda de saída $A_{OUT}\approx 0,38 \cdot A_{IN}$. O bloco passa-altas apresenta uma relação entre as amplitudes de entrada e saída de 0,94 (atenuação) e, para cada um dos estágios passa-faixa, esta relação é de aproximadamente 0,75. O ganho global é definido para compensar esta atenuação e amplificar a onda de entrada até que a amplitude da saída se aproxime do limite linear de entrada dos OTAs do último estágio. Através da verificação por simulações concluiu-se que este limite de linearidade pode ser ultrapassado sem prejudicar o desempenho do sistema, conforme comentado na seção 5.3. Uma precaução deve ser tomada em relação à tensão de *offset* nos nós internos do circuito. Conforme verificado no capítulo anterior (Figura 4.4), a função de transferência da entrada para o nó interno de cada biquadrada, v_{INT}, (Figura 5.5) realiza uma função passa-baixas, cujo ganho DC amplifica a tensão de *offset*, podendo levar o filtro à saturação, caso este ganho seja muito elevado. Constatou-se este fato em outra topologia proposta, na qual empregavam-se blocos passa-baixas e passa-faixas em cascata e, portanto, havia uma função de transferência com ganho ainda maior entre a entrada do estágio passa-baixas e o nó interno da biquadrada. Pela simulação do circuito incluindo os efeitos de descasamento pode-se ter a noção da tensão de *offset* e, com base nesta estimativa, julgar a necessidade de modificar o ganho intermediário da biquadrada para evitar a saturação.

Finalmente, foi elaborado um projeto para programação do ganho das biquadradas nos valores 5,00; 6,25; 7,50; 8,75(opcional) e 10,00. Estes valores correspondem à especificação das tensões de entrada em quatro faixas consecutivas. O ganho deve ser programado para que o sinal de saída chegue ao comparador com uma amplitude suficientemente maior do que o *offset* ou o ruído, para que possa ser detectado. O limiar de transição do comparador, V_{TH}, também pode ser programado para facilitar a detecção.

	Bits		Ganho/estágio	Amplitude de	$e entrada - A_{IN}$	
B2	B1	B 0	K	Mínima	Máxima	
1	1	1	5,00	1,6mV	3,2mV	
1 1	1 0	0 1	6,25	0,8mV	1,6mV	
1 0	0 1	0 1	7,50	0,4mV	0,8mV	
0 0	1 0	0 1	8,75	0,3mV	0,6mV	
0	0	0	10,00	0,2mV	0,4mV	

Tabela 5.2 - Faixas de programação de ganho.

Implementa-se o ajuste de ganho pela variação de g_{m1} , pois uma variação em g_{m4} afetaria a característica de freqüência do filtro, a não ser que sejam variados adequadamente g_{m2} e g_{m3} para compensar. A seleção das faixas de ganho é realizada programando a corrente de polarização do OTA1, pelo chaveamento de espelhos de corrente controlado por três bits de entrada, B[2-0], que possibilitam a seleção de faixas intermediárias entre os valores mínimo e máximo de ganho, conforme a Tabela 5.2. O circuito de polarização proposto é apresentado no Apêndice C.

(ii) Projeto do comparador:

Para o projeto do comparador (Figura 5.6) buscou-se utilizar uma estrutura compatível com os blocos básicos do filtro, assim, foram empregados transcondutores de mesmas dimensões e corrente de polarização do OTA1, porém sem degeneração de fonte, e dois inversores em cascata para atuar como *buffer* para o sinal de saída da comparação.

O nível de comparação, V_{TH} , deve ser selecionado a fim de detectar o pico do sinal de saída, sem perder pulsos importantes, nem detectar mais de um pulso em um intervalo muito curto. O menor período de batimento considerado é de 215ms [16] e períodos muito inferiores indicam falha na detecção devido a erros, ruídos espúrios, ou ainda uma anomalia do ritmo cardíaco (taquicardia). A ocorrência destes sinais deve ser tratada pelo processador.



Figura 5.6 – Esquemático do comparador.

Deve-se prever a programação do nível de comparação, pois pode não haver um valor comum que sirva tanto para quando a amplitude mínima é colocada na entrada, quanto para quando a amplitude do sinal de entrada é máxima. Porém a alternativa mais simples trata de especificar um nível limite, logo acima dos níveis de ruído e da máxima tensão de *offset* na saída, tal que todos os pulsos sejam detectados e deixar para o processador a tarefa de validar somente um pulso a cada intervalo de batimento padrão. Valores de V_{TH} entre 40mV e 80mV foram utilizados neste prejeto.

(iii) Cálculo dos componentes:

Foram especificados os dados de projeto: os ganhos passa-faixas e passa-baixas foram arbitrados iguais, $K = K_{DC}$; a freqüência central, f₀, foi calculada pela média geométrica entre 70Hz e 200H; e o fator Q global do filtro especificado em 0,707, resultando num Q unitário de 0,3535 para cada bloco passa-faixas. Uma vez definidos os ganhos e o fator Q, seleciona-se os valores normalizados (Tabela 5.4) das transcondutâncias e capacitâncias para ajustar a resposta em freqüência.

Dentre várias opções de projeto calculadas, optou-se por uma que apresenta baixa dispersão nos valores de transcondutância e onde a razão entre os capacitores determina o fator de qualidade Q.

Tabela 5.3 – Valores de transcondutâncias e capacitâncias em função de seus valores unitários, gm e C.

gm1'	gm2'	gm3'	gm4'	C1'	C2'
20	1	2	2	4	1

Então, com os valores de C_{unit} e f_0 se obtém a transcondutância de normalização $g_{m,unit}$ e a respectiva corrente de polarização do OTA para esta transcondutância, $I_{B,min}$.

K	K _{DC}	f_0	Q _{unit}	g _{m,unit}	C_{unit}	k	n	ϕ_t	I _{B,min}
passa-faixa	passa-baixa	[Hz]		[nA/V]	[pF]			[mV]	[pA]
10	10	118,32	0,3535	10,5	10	3,4	1,3	25,9	656

Tabela 5.4 – Especificações iniciais de projeto

As dimensões dos transistores são determinadas fazendo $i_f < 0,1$, para que garantir a operação em inversão fraca e para compensar a diferença entre a corrente especifica do canal-p em relação ao canal-n. Assim, temos as razões de aspecto a seguir.

Tipo	W [µm]	L [µm]
NMOS	32	8
PMOS	128	8
NMOS Degeneração	32	27,2

Tabela 5.5 – Dimensões dos transistores

5.3. Verificação por simulação

Primeiramente, avalia-se o funcionamento do circuito, verificando se ele tem uma resposta linear dentro de uma faixa de ganho programada e em seguida inclui-se os efeitos de descasamento através da análise de Monte Carlo [22] para verificar se o circuito é robusto o suficiente para suportar a variação dos componentes.

Fixando uma determinada faixa de ganho, correspondente a amplitude de entrada entre 0,4mV e 0,8mV, e traçando a curva do sinal de saída normalizado pela amplitude do sinal de entrada (Figura 5.7) se obtém uma resposta aproximadamente linear para estes limites de amplitude, ou mesmo valores inferiores. Um aumento de distorção é observado para amplitudes maiores, entretanto, a forma de onda se mantém semelhante à original, indicando que é possível a detecção de sinais mesmo quando a amplitude de entrada ultrapassa os limites especificados, necessitando apenas evitar a saturação do sinal.



 $\label{eq:Figura 5.7-Tensão de saída normalizada pelo pico da tensão de entrada, A_{\rm IN}, para vários valores de A_{\rm IN}$ e para ganho fixo em todos os estágios do filtro.

A função de transferência na saída e nos pontos intermediários de cada estágio do filtro é verificada por meio de simulação AC, para o caso de máximo ganho (Figura 5.8).



Figura 5.8 – Resposta em freqüência para as saídas e nós internos de cada estágio do filtro, incluindo o passa-altas externo.

Incluindo os efeitos de descasamento por meio da análise de Monte Carlo e do parâmetro tecnológico A_{VT} dos transistores [12], verifica-se a resposta transiente do filtro ao sinal padrão de teste [20] e a tensão de *offset* nos pontos mais críticos do circuito, principlamente no último bloco passa-faixas antes do comparador. O modelo em [12] equaciona o descasamento entre os transistores como uma combinação de dois erros, um devido a variação da tensão de limiar, V_T e outro devido ao parâmetro $\beta^!$. Em inversão fraca o efeito dominante é o relativo à variação de V_T , e o outro pode ser desconsiderado. Assim, o descasamento é incluído no modelo de simulação através de uma fonte de tensão em série com a entrada do transistor, conforme foi analisado na seção 2.4.

[!] β é o fator de corrente, dado por $\beta = \mu \cdot C'_{OX} \cdot (W/L)$



Figura 5.9 – Resposta transiente do filtro mostrando os sinais de saída e interno do 3º bloco passafaixas.

Verifica-se que, mesmo com a tensão de *offset*, o circuito continua operando linearmente. E, com o nível de comparação estabelecido em 80,0mV, o comparador é capaz de detectar o pulso no sinal de saída em todos os 150 casos simulados, (Figura 5.10), com um consumo de corrente inferior a 1 μ A, exceto nos instantes de transição do comparador, indicado pela corrente nas trilhas de alimentação, V_{DD} e V_{SS}, (Figura 5.10).



Figura 5.10 - Tensão de saída do comparador e corrente exigida das fontes de alimentação.

5.4. Sumário

A forma de onda da resposta do filtro, obtida por simulação transiente no simulador Smash, assemelha-se à obtida pela simulação em blocos usando valores nominais de ganho, fator de qualidade e freqüência central do filtro. A amplitude, entretanto, é um pouco inferior para alguns valores de ganho. Há uma diferença na banda do filtro na resposta em freqüência simulada em relação à esperada. A freqüência f₀ obtida é praticamente igual (116Hz simulado para 118Hz projetado). Desvios na freqüência central do filtro, f₀, podem ser diretamente compensados pela variação na corrente de polarização. Porém, a banda de passagem é mais larga do que o projetado. Portanto, pode ser necessário reprojetar o filtro para um valor de Q maior do que o especificado.

Uma possível causa destes efeitos é a influência da condutância de saída dos OTAs ligados aos nós de saída de cada estágio do filtro, que, colocadas em paralelo com g_{m4} destes estágios, provocam uma redução no valor efetivo da razão g_{m1}/g_{m4} . Além disso, as capacitâncias parasitas dos transistores não são consideradas no cálculo da função de transferência do filtro. A condutância de saída pode ser minimizada pelo aumento do comprimento do canal dos transistores, o que aumenta as capacitâncias parasitas, ou pelo emprego de transistores *cascode* nas cargas ativas dos OTAs, o que, por sua vez, aumenta o consumo de área e de potência do circuito e também sua complexidade, pois requer o projeto de circuitos para a polarização destes transistores. Uma alternativa para compensar a influência das capacitâncias parasitas consiste no aumento da capacitância unitária usada no projeto e conseqüente escalamento do filtro, o que elevaria o consumo de corrente total do mesmo.

Comprovou-se através de simulação o funcionamento da estrutura proposta e sua robustez, pois o comparador detecta os pulsos gerados pelo padrão de teste na saída do sistema, mesmo na presença de variações dos componentes ou quando o limite de linearidade é ultrapassado.

CONCLUSÃO

A análise da linearidade do par diferencial com base no critério de THD $\leq 1\%$ levou à determinação de um intervalo de valores do fator de degeneração, k, que possibilita selecionar o maior limite de linearidade da tensão de entrada. Este método foi implementado numericamente e seu resultado comparado com outro método de avaliação baseado na aproximação linear da corrente diferencial.

No capítulo 3, foi estudado um circuito para controle de modo comum do OTA e sua implementação. Isso possibilitou a criação de um circuito simples, porém eficaz para a realização desta tarefa.

O estudo dos blocos de filtros gm-C, abordado no capítulo 4, e o uso dos circuitos de realimentação de modo comum nos mesmos conduziu à definição de estruturas em cascata, que se demonstram adequadas para a implementação de filtros mais complexos.

O capítulo 5 apresentou um estudo de uma aplicação de filtros na área biomédica, acrescentando uma alternativa de projeto para o sensor de atividade cardíaca em marcapassos, usando filtros contínuos. O circuito proposto é modular, pois pode ser construído pela replicação de blocos passa-faixa de 2^a ordem. Estes, por sua vez, são formados por transcondutores idênticos, o que favorece o fluxo de projeto e o casamento entre os componentes. A verificação da estrutura proposta por meio de simulação indicou um comportamento robusto do circuito perante as variações nos seus componentes.

Havendo a possibilidade da continuação deste trabalho, as próximas etapas devem incluir a avaliação do custo/benefício de implementar os OTAs usando transistores *cascode* na carga ativa do par diferencial, com a finalidade de aumentar a resistência de saída dos amplificadores, e conseqüentemente, aumentar a exatidão da resposta em freqüência do filtro. Caso o consumo de área e corrente não cresça significativamente, e sendo possível compartilhar os circuitos de polarização dos *cascodes*, esta técnica pode ser bastante útil. Para tanto, deve-se partir para a fase de leiaute do circuito, que viabiliza a estimativa do consumo de área dos blocos e a execução de simulações mais realistas, incluindo a modelagem de elementos parasitas devido às conexões. Por fim o circuito deve ser implementado e sua funcionalidade comprovada na prática.

APÊNDICES

A. Cálculo de ruído do OTA

Para o cálculo do ruído gerado pelos transistores do OTA é utilizado o meiocircuito diferencial mostrado na Figura A.1, incluindo o modelo de pequenos sinais do MOSFET e as fontes de ruído associadas a cada dispositivo. Para obtenção do circuito desta figura os transistores de degeneração são partidos ao meio.



Figura A.1 – Meio-circuito diferencial do OTA para cálculo do ruído.

A contribuição de cada fonte de ruído na corrente de saída é calculada por superposição. Para a obtenção da corrente diferencial basta multiplicar o resultado por dois, de forma a contabilizar a contribuição dos transistores da outra metade do circuito.



Figura A.2 - Circuito pequenos sinais para cálculo do ruído na corrente de saída.

A equação da densidade espectral de ruído da corrente na saída é calculada pela aplicação do modelo de pequenos sinais Figura A.2, obtendo a corrente de curto circuito na saída:

$$\overline{i_{no}^2} = 2 \cdot \left\{ A^2 \cdot \overline{i_{d,M1}^2} + \overline{i_{d,M2}^2} + B^2 \cdot \left(\overline{i_{d,MB1}^2} + \overline{i_{d,MDA}^2} + \overline{i_{d,MDB}^2} \right) \right\}$$
(A.1)

$$A = \frac{g_{ds,MB1} + g_{ds,MDA} + g_{ds,MDB}}{g_{ms,M1} + g_{ds,M1} + g_{ds,MB1} + g_{ds,MDA} + g_{ds,MDB}}$$
(A.2)

$$B = \frac{g_{ms,M1} + g_{ds,M1}}{g_{ms,M1} + g_{ds,M1} + g_{ds,MB1} + g_{ds,MDA} + g_{ds,MDB}}$$
(A.3)

Os fatores A e B acima podem ser simplificados, levando em consideração que, para os transistores saturados, $g_{ds} \ll g_{ms}$ e que $g_{ds} = g_{ms}$ para os transistores de degeneração, que operam na região linear. Ainda, para inversão fraca a expressão para o cálculo da transcondutância de fonte (1.7) pode ser simplificada:

$$g_{ms} = \frac{i_f \cdot I_s}{\phi_t} = \frac{i_f \cdot I_{sQ}}{\phi_t} \cdot \left(\frac{W}{L}\right)$$
(A.4)

Assim, resultam as simplificações:

$$g_{ms,MDA(B)} = g_{ms,MDA(B)} = \left(\frac{2}{k}\right) \cdot g_{ms,M1}$$
(A.5)

$$A = \frac{4}{k+4} \tag{A.6}$$

$$B = \frac{k}{k+4} \tag{A.7}$$

As fontes de ruído foram determinadas de acordo com [11], levando em consideração o ruído térmico e o ruído *flicker* (1/f) gerados pelos transistores.

A densidade espectral de potência do ruído térmico em inversão fraca é definida pelas equações (A.8) para o transistor na região linear e (A.9) para a região de saturação.

$$\overline{i_{d,t}^2} = 4 \cdot k_B \cdot T \cdot \frac{g_{ms} + g_{md}}{2}$$
(A.8)

$$\overline{i_{d,t}^2} = 2 \cdot n \cdot k_B \cdot T \cdot g_m \tag{A.9}$$

A densidade espectral de ruído *flicker*, por sua vez é computada por (A.10)

$$\frac{i_{d,f}^2}{I_D^2} = \frac{N_{ot}}{W \cdot L \cdot N^{*2}} \cdot \frac{1}{f}$$
(A.10)

onde o parâmetro N_{ot} na equação representa o numero de armadilhas (*traps*) por unidade de área na interface entre óxido e semicondutor; e $N^* = n \cdot C_{ox} \cdot \phi_t / q$.

A equação (A.10) explicita que a densidade espectral do ruído 1/f, que é diretamente proporcional ao quadrado da corrente do transistor no ponto de operação, a qual é nula no caso dos transistores de degeneração. Portanto, estes transistores não contribuem para a geração de ruído *flicker*, apenas para o ruído térmico, simplificando a análise.

Para o cálculo do ruído a equação (A.1) é dividida em duas parcelas, referentes aos dois tipos de ruído analisado

$$\overline{i_{no}^2} = \overline{i_{no,f}^2} + \overline{i_{no,f}^2}$$
(A.11)

Cálculo da densidade espectral de potência do ruído térmico:

No cálculo do ruído térmico leva-se em consideração que os transistores M1, M2 e MB1 são polarizados pela mesma corrente de dreno, I_B , e nível de inversão, i_f , apresentando a mesma transcondutância. Já os transistores de degeneração apresentam g_{ms} igual a g_{md} calculadas de acordo com (A.4).

$$\overline{i_{no,t}^2} = 2 \cdot \left\{ A^2 \cdot \overline{i_{dt,M1}^2} + \overline{i_{dt,M2}^2} + B^2 \cdot \left(\overline{i_{dt,MB1}^2} + \overline{i_{dt,MDA}^2} + \overline{i_{dt,MDB}^2} \right) \right\}$$
(A.12)

Substituindo o modelo de ruído dos transistores em (A.12) chega-se à expressão para o ruído térmico (A.13).

$$\overline{i_{no,t}^2} = 4 \cdot k_B \cdot T \cdot \frac{I_B}{\phi_t}$$
(A.13)

Verificou-se que o transistor M2 é responsável por 50% da potência do ruído térmico gerado.

Cálculo da densidade espectral de potência do ruído flicker:

Neste caso o ruído gerado pelos transistores de degeneração de fonte é desprezado, resultando em:

$$\overline{i_{no,f}^{2}} = 2 \cdot \left\{ A^{2} \cdot \overline{i_{df,M1}^{2}} + \overline{i_{df,M2}^{2}} + B^{2} \cdot \overline{i_{df,MB1}^{2}} \right\}$$
(A.14)

Novamente, com a substituição das expressões para o ruído *flicker* em (A.14) é obtida a equação (A.15).

$$\overline{i_{no,f}^2} = 2 \cdot \left\{ \left[\left(\frac{k^2 + 16}{k^2 + 8 \cdot k + 16} \right) \cdot N_{ot,n} + \left(\frac{N_{ot,p}}{3} \right) \right] \cdot \left(\frac{I_B^2}{W_u \cdot L_u \cdot N^{*2}} \cdot \frac{1}{f} \right) \right\}$$
(A.15)

Cálculo da freqüência de *corner*:

Igualando-se as densidades de ruído térmico e 1/f, obtém-se a equação para a freqüência de *corner*:

$$f_c = \left(\frac{\phi_t \cdot I_B}{4 \cdot k_B \cdot T \cdot N^{*2}}\right) \cdot \left(\frac{1}{W_u \cdot L_u}\right) \cdot \left[\left(\frac{k^2 + 16}{k^2 + 8 \cdot k + 16}\right) \cdot N_{ot,n} + \left(\frac{N_{ot,p}}{3}\right)\right]$$
(A.16)

Cálculo do ruído referido à entrada:

O ruído pode ser referido à entrada do transcondutor e representado por uma fonte de tensão, cujo valor é determinado dividindo-se a corrente de saída, $\overline{i_{no}^2}$, pela transcondutância do OTA, g_m, elevada ao quadrado. Lembrando que g_m=r·g_{m,M1}, onde r é o fator de redução de transcondutância do par diferencial degenerado, dependente do fator k.

$$g_m = r \cdot g_{m,M1} = r \cdot \frac{I_B}{n \cdot \phi_t} \tag{A.17}$$

$$\overline{v_{ni}^{2}} = \frac{\overline{i_{no}^{2}}}{g_{m}^{2}} = \frac{\overline{i_{no,t}^{2}} + \overline{i_{no,f}^{2}}}{g_{m}^{2}} = \overline{v_{ni,t}^{2}} + \overline{v_{ni,f}^{2}}$$
(A.18)

$$\overline{v_{ni,t}^2} = 2 \cdot \left\{ \frac{4 \cdot k_B \cdot T}{g_m^2} \cdot \frac{I_B}{\phi_t} \right\}$$
(A.19a)

$$\overline{v_{ni,t}^2} = 2 \cdot \left\{ \left(2 \cdot n \cdot k_B \cdot T \right)^2 \cdot \left(\frac{k^2 + 8 \cdot k + 16}{16} \right) \cdot \left(\frac{1}{q \cdot I_B} \right) \right\}$$
(A.19b)

$$\overline{v_{ni,f}^2} = 2 \cdot \left\{ \left(\frac{1}{g_m^2} \right) \cdot \left[\left(\frac{k^2 + 16}{k^2 + 8 \cdot k + 16} \right) \cdot N_{ot,n} + \left(\frac{N_{ot,p}}{3} \right) \right] \cdot \left(\frac{I_B^2}{W_u \cdot L_u \cdot N^{*2}} \cdot \frac{1}{f} \right) \right\}$$
(A.20a)

$$\overline{v_{ni,f}^{2}} = 2 \cdot \left\{ \left(\frac{N_{ot,n}}{16 \cdot W_{u} \cdot L_{u}} \right) \cdot \left(\frac{q}{C_{ox}} \right)^{2} \cdot \left[\left(k^{2} + 16 \right) + \left(\frac{k^{2} + 8 \cdot k + 16}{3} \right) \cdot \left(\frac{N_{ot,p}}{N_{ot,n}} \right) \right] \cdot \left(\frac{1}{f} \right) \right\}$$
(A.20b)

<u>Exemplo</u>: Como estimativa do parâmetro N_{ot} para a tecnologia usada foram tomados os dados experimentais em [11] para duas outras tecnologias, de L mínimo igual a 0,8µm e 2,4µm cujos valores de N_{ot} para os transistores canal-n coincidem em 2,6·10⁷cm⁻² e, para processo de 0,8µm, N_{ot} para os transistores canal-p vale 3,7·10⁷cm⁻². Como o processo de fabricação adotado para o projeto possui L mínimo intermediário em relação aos outros dois, e como todos estes processos apresentam características estáveis por serem utilizados há bastante tempo na indústria, espera-se que o erro seja razoável, quando tomados os mesmos valores para a tecnologia adotada.

Tabela 5.6 - Parâmetros tecnológicos para a tecnologia AMIS ABN e variáveis de projeto.

	Valor	Un.
I _{SQ,n}	30	nA
I _{SQ,p}	10	nA
N _{ot,n}	$2,6\cdot 10^{11}$	m ⁻²
N _{ot,p}	$3,7 \cdot 10^{11}$	m ⁻²
N*	$2,648 \cdot 10^{14}$	m ⁻²
n	1,4	-
Ċ _{ox}	1,17	$fF/\mu m^2$
Lu	8	μm
W_{u}	32	μm
k	3,4	-
$(W/L)_p$	2	
$(W/L)_n$	5	-

Para estes parâmetros, estima-se:

$$f_c = 5,669 \cdot \left(\frac{I_B}{W_u \cdot L_u}\right) \tag{A.21}$$

$$f_c = 2,2147 \cdot 10^{10} \cdot I_B \tag{A.22}$$

Tomando como exemplo o projeto do filtro para marca-passos que apresenta uma corrente de polarização mínima, $I_{B,min} \approx 700 \text{pA}$ e máxima de 20 vezes este valor, para o OTA de entrada, nas condições de menor e maior ganho, respectivamente. Resulta em uma freqüência de *corner* de 15,5Hz e 310Hz para estas duas situações, o que indica a necessidade de aumentar a área dos transistores do OTA de entrada por um fator 5, pelo menos, para que o ruído *flicker* inserido por este amplificador concentre-se abaixo da banda de passagem do filtro.

B. Cálculo do efeito do descasamento no OTA

O equacionamento do circuito segue o mesmo roteiro usado para o cálculo com o ruído, substituindo os transistores por seu modelo de pequenos sinais, calculando a corrente de curto-circuito na saída em função de cada fonte e somando o resultado final. Em seguida, divide-se a corrente de saída pela transcondutância do amplificador elevada ao quadrado, resultando na tensão de *offset* da entrada, causado pelo descasamento entre os transistores.



Figura B.1 – Meio-circuito diferencial do OTA para cálculo do efeito do descasamento.

Os desvios provocados pelo descasamento dos transistores são somados usando o modelo de pequenos sinais.



Figura B.2 – Circuito pequenos sinais para cálculo do ruído na corrente de saída.

A primeira simplificação a ser feita aplica-se ao cálculo da transcondutância dos transistores de degeneração que são polarizados na região linear, com $g_{ms}=g_{md}$, resultando em uma transcondutância nula no ponto de operação, dada por:

$$g_m = \frac{g_{ms} - g_{md}}{n} \tag{B.1}$$

Assim, os transistores de degeneração não influenciam no descasamento do circuito e a corrente de saída em função das fontes de descasamento é dada:

$$\sigma^{2}(i_{out}) = 2 \cdot \left\{ g_{m,M1}^{2} \cdot A^{2} \cdot \sigma^{2}(v_{G,M1}) + g_{m,M2}^{2} \cdot \sigma^{2}(v_{G,M2}) + g_{m,MB1}^{2} \cdot B^{2} \cdot \sigma^{2}(v_{G,MB1}) \right\}$$
(B.2)

O efeito do descasamento entre os transistores do OTA é computado na corrente de saída e referido para a tensão de entrada, onde aparece como uma tensão de *offset*. Em inversão fraca o fator predominante no descasamento entre os transistores é a flutuação na tensão de limiar (V_T). Este efeito é modelado de forma simples [12] por uma fonte de tensão aleatória em série com o terminal de porta, caracterizada pela variância de V_T .

$$\sigma^2(V_G) = \sigma^2(V_T) = \frac{A_{VT}^2}{W \cdot L}$$
(B.3)

A corrente é explicitada em função do modelo de descasamento (B.3), levando em consideração que as transcondutâncias de M1, M2 e MB1 são iguais, pois estes possuem a mesma corrente de polarização, I_B.

$$\sigma^{2}(i_{out}) = 2 \cdot \left\{ g_{m,M1}^{2} \cdot \frac{A_{VT,n}^{2}}{W_{u} \cdot L_{u}} \cdot \left[\left(A^{2} + B^{2} \right) + \frac{1}{3} \cdot \frac{A_{VT,p}^{2}}{A_{VT,n}^{2}} \right] \right\}$$
(B.4a)

$$\sigma^{2}(i_{out}) = 2 \cdot \left\{ g_{m,M1}^{2} \cdot \frac{A_{VT,n}^{2}}{W_{u} \cdot L_{u}} \cdot \left[\left(\frac{k^{2} + 16}{k^{2} + 8 \cdot k + 16} \right) + \frac{1}{3} \cdot \frac{A_{VT,p}^{2}}{A_{VT,n}^{2}} \right] \right\}$$
(B.4b)

onde $A_{VT,n}$ e $A_{VT,p}$ [12] representam, respectivamente, as constantes de proporcionalidade da variação de V_T por unidade de área para transistores canal-n e canal-p.

Para obter o efeito do descasamento na tensão de *offset* basta refletir para a entrada a corrente calculada anteriormente dividindo-a pela transcondutância do amplificador (A.15) elevada ao quadrado.

$$\sigma^{2}(v_{IN}) = 2 \cdot \left\{ \frac{A_{VT,n}^{2}}{16 \cdot W_{u} \cdot L_{u}} \cdot \left[\left(k^{2} + 16\right) + \left(\frac{k^{2} + 8 \cdot k + 16}{3}\right) \cdot \frac{A_{VT,p}^{2}}{A_{VT,n}^{2}} \right] \right\}$$
(B.6)

$$V_{OS} = \sqrt{\sigma^2(v_{IN})} \tag{B.7}$$

Para o caso particular da tecnologia adotada no projeto, $A_{VT,n}$ foi obtido de dados experimentais [13] $A_{VT,p}$ foi estimado de forma a obedecer a relação:

$$\frac{1}{3} \cdot \frac{A_{VT,p}^2}{A_{VT,n}^2} = 1$$
(B.8)

Desta maneira, simplificando a equação do offset:

$$\sigma^{2}(v_{IN}) = 2 \cdot \left\{ \frac{A_{VT,n}^{2}}{8 \cdot W_{u} \cdot L_{u}} \cdot \left[\left(k^{2} + 4 \cdot k + 16 \right) \right] \right\}$$
(B.9)
C. Circuito de polarização



Figura C.1 – Esquemático do circuito de polarização com programação da corrente do OTA1.

D. Simulação do filtro em diagrama de blocos usando Simulink



Figura D.1 – Diagrama de blocos para simulação da resposta do sistema ao sinal padrão de teste, mostrando as formas de onda de entrada e de saída.



E. Esquemático do filtro em diagrama de blocos

Figura E.1 – Diagrama em blocos do filtro completo, incluindo polarização.



F. Filtro passa-faixas de segunda ordem

Figura F.1 – Esquemático do bloco passa-faixas de segunda ordem com controle de modo comum.

REFERÊNCIAS BIBLIOGRÁFICAS:

- JOHNS, D., MARTIN, K.; Analog Integrated Circuit Design, New York-USA, John Wiley & Sons, Inc., 1997.
- [2] NOCETI FILHO, S.; *Filtros seletores de sinais*. 2^a Ed.; Florianópolis Editora da UFSC, 2003
- [3] CUNHA, A. I. A.; SCHNEIDER, M. C.; GALUP-MONTORO, C.; An MOS Transistor Model for Analog Circuit Design, *IEEE J. Solid-State Circuits*, vol. 33, no. 10, pp. 1510-1519, outubro de 1998.
- [4] GOUVEIA FILHO, O. C.; et al., The ACM Model for Circuit Simulation and Equations for Smash In: http://www.dolphin.fr, Setembro de 1997.
- [5] GALUP-MONTORO, C.; SCHNEIDER, M. C.; CUNHA, A. I. A.; A Current-Based MOSFET Model for Integrated Circuit Design. In: SANCHEZ-SINENCIO, E.; ANDREOU, A; *Low-Voltage/Low-Power Integrated Circuits and Systems*, IEEE Press, 1999, Cap. 2.
- [6] SANCHEZ-SINENCIO, E.; SILVA-MARTINEZ, J.; CMOS transconductance amplifiers, architectures and active filters: a tutorial. *IEE Proceedings-Circuits, Devices and Systems*. Vol.: 147 Issue: 1, Fevereiro de 2000, pp. 3 -12.
- [7] KRUMMENACHER, J; JOEHL, N.; A 4-MHz CMOS continuous-time filter with on-chip automatic tuning. IEEE J. Solid-State Circuits, vol. 23, Junho de1988, pp. 750-758.
- [8] SANCHEZ-SINENCIO, E.; SILVA-MARTINEZ, J.; DUQUE-CARRILLO, J. F.; Advanced common-mode control techniques for low-voltage analog signal processors. *First Online Symposium for Electronics Engineers (OSEE)*, Lecture 338, 2000.
- [9] VITTOZ, E.; Micropower Circuit Techniques. IEEE SSCS Toronto Chapter, Junho de 2001, Toronto Canadá.
- [10] ARNAUD, A; GALUP-MONTORO, C.; Pico-A/V range CMOS transconductors using seriesparallel current division, *Electronics Letters*, Setembro de 2003, Vol.39, No.18
- [11] ARNAUD, A; Very Large Time Constant G_m-C Filters. Montevidéu, Uruguai. 2004 (Tese de Doutorado). Universidad de la República.
- [12] PELGROM, M. J. M.; DUINMAIJER, A. C. J.; WELBERS, A. P. G.; Matching properties of MOS transistors, *IEEE J. Solid-State Circuits*, vol. 24, no. 5, pp. 1433-1440, Outubro de 1989.
- [13] KLIMACH, H.; ARNAUD, A; SCHNEIDER, M. C.; GALUP-MONTORO, C.; Consistent model for drain current mismatch in MOSFETs using the carrier number fluctuation theory. Proceedings of ISCAS 2004, Maio de 2004. Vol.5 pp. V-113 - V-116.
- [14] Pacemaker. HealthCentersOnline, Inc., In:http://www.heartcenteronline.com/myheartdr/common/articles.cfm?ARTID=185. Maio de 2005
- [15] SMITH, H. D.; FEARNOT, N. E. Concepts of Rate Responsive Pacing. IEEE Engineering in Medicine and Biology Magazine. Vol.9, issue 2 pp. 662-672. Junho de 1990.
- [16] SILVEIRA, F.; "Low-Power IC Design and Optimization in Bulk and SOI CMOS Technologies in View of Application to Pacemakers", Ph.D. Thesis, Microelectronics Laboratory, Université Catholique de Louvain, Belgium. Setembro de 2002. (Tese de doutorado).
- [17] HADDAD, S. A. P.; et al. An Ultra Low Power Dynamic Translinear Cardiac Sense Amplifier for Pacemakers ISCAS '03. Proceedings of the 2003 International Symposium on Circuits and Systems, 2003. Vol. 5, 25-28 pp. V-37 - V-40, Maio de 2003.
- [18] LENTOLA, L.; et al. A 1-μA Front End for Pacemaker Atrial Sensing Channels With Early Sensing Capability. IEEE Trans. On Circuits and System –II Analog and Digital Signal Processing, vol. 50, no. 8, Agosto de 2003.

- [19] GEROSA, A.; MANIERO, A.; NEVIANI, A.; A Fully Integrated Two-Channel A/D Interface for the Acquisition of Cardiac Signals in Implantable Pacemakers. *IEEE JSSC*, vol. 39, no. 7, Julho de 2004.
- [20] CENELEC. Active Implantable Medical Devices Part 2-1: Particular Requirements for Active Implantable Medical Devices Intended to Treat Bradyarrhythmia (Cardiac Pacemakers), EN 45502-2-1, pp. S.1–S.16, 1998.
- [21] Programa MOSIS; In: http://www.mosis.org. Maio de 2005
- [22] *Smash Monte Carlo Matching Tutorial*. Disponível com o Simulador Smash In:<u>http://www.dolphin.fr/medal/smash/smash_download.html</u>. Maio de 2005.