

Um sistema para projeto de amplificadores operacionais CMOS

Márcio Cherem Schneider

Universidade Federal de Santa Catarina

Departamento de Engenharia Elétrica

Laboratório de Instrumentação Eletrônica - LINSE

C.P. 476

88049 Florianópolis - SC

Oscar da Costa Gouveia Filho

Universidade Federal do Paraná

Departamento de Eletricidade

Centro Politécnico

81500 Curitiba - PR

ABSTRACT

This paper presents a program for computer-aided design of CMOS operational amplifiers. The design is performed from knowledge of the technological parameters and from a set of required specifications. An example is given and the results are verified by simulation with SPICE.

1. INTRODUÇÃO

Apesar do sucesso com que algumas aplicações de circuitos analógicos têm, às vezes, sido suplantadas por técnicas digitais como, por exemplo, processamento digital de sinais, algumas aplicações analógicas permanecem, tais como conversores analógico-digital, referências de corrente e tensão, filtros, etc. Circuitos analógicos são largamente utilizados em sistemas de telecomunicações e de automação onde, muitas vezes, interfaces analógicas são acopladas com sistemas de processamento digital de sinais. Atualmente tais aplicações exigem que os sistemas analógicos e digitais sejam integrados em um mesmo chip utilizando a mesma tecnologia.

Para o projeto de circuitos analógicos é necessário que o projetista conheça profundamente o modelo dos dispositivos utilizados no projeto e que possua uma experiência acumulada neste tipo de projeto; além disso, os projetos analógicos são, geralmente, feitos à mão. Estes fatores fazem com que, nos sistemas analógico-digitais, o custo e o tempo de projeto dos circuitos analógicos sejam bem maiores que no caso dos circuitos digitais, que possuem ferramentas avançadas para o seu projeto. Para solucionar estes problemas torna-se necessária a introdução de ferramentas de projeto para circuitos analógicos, as quais começaram a aparecer recentemente.

Os circuitos analógicos apresentam, em sua maioria, um bloco básico: o amplificador operacional. Portanto, o

2.1. Entrada de dados

A entrada de dados é feita através de menus que permitem ao usuário escolher a operação que deseja executar, ou seja, entrar com os parâmetros tecnológicos, com as especificações do amplificador operacional, escolher o tipo de amplificador, executar o projeto e terminar o programa.

Para a entrada dos parâmetros tecnológicos e das especificações do amplificador operacional há duas opções: entrada pelo teclado ou através de arquivo. Na 1^a opção o programa mostra um menu com os parâmetros cujos valores devem ser digitados, com as respectivas unidades e valores "default"; neste caso, o usuário pode gravar os dados em arquivo. Na 2^a opção o programa pede o nome do arquivo. A figura 3 mostra o menu de entrada para os parâmetros tecnológicos (o usuário deve entrar com os valores "slow" e "fast"). A figura 4 mostra o menu de entrada para as especificações do amplificador operacional.

PARAMETROS TECNOLÓGICOS PNP			PARAMETROS TECNOLÓGICOS NMOS				
	"slow"	"fast"		"slow"	"fast"		
Tensão de biasar.....	(V)	-1.000E-01	-3.000E-01	Tensão de biasar.....	(V)	1.000E+00	7.000E-01
Espessura de oxida.....	(m)	4.200E-06	3.000E-06	Espessura de oxida.....	(m)	4.200E-06	3.000E-06
Dissipaçao de substrato... (cm²)	(cm²)	2.000E+11	1.700E+11	Dissipaçao de substrato... (cm²)	(cm²)	6.000E+13	4.000E+13
ZI.....	(m)	4.000E-07	4.000E-07	ZI.....	(m)	5.000E-07	5.000E-07
Distância lateral.....	(m)	1.250E-07	2.000E-07	Distância lateral.....	(m)	1.250E-06	1.250E-06
Mobilidade.....	(cm²/V.s.)	1.700E+02	1.700E+02	Mobilidade.....	(cm²/V.s.)	4.000E+02	3.000E+02
GDIT.....	(V.cm.)	4.700E+03	4.700E+03	GDIT.....	(V.cm.)	1.000E+03	1.000E+03
GDIP.....	(V.cm.)	1.100E-02	1.100E-02	GDIP.....	(V.cm.)	1.200E-02	1.200E-02
VMAX.....	(m)	1.700E+04	1.700E+04	VMAX.....	(m)	1.700E+04	1.700E+04
MEFF.....	(m)	1.000E+01	1.000E+01	MEFF.....	(m)	2.700E+00	2.700E+00
DELTA.....	(m)	8.170E-01	8.170E-01	DELTA.....	(m)	1.600E+00	1.600E+00
PSD.....	(cm²/m²)	1.300E+01	4.300E+01	PSD.....	(cm²/m²)	1.000E+01	1.000E+01
CDD.....	(F/V)	2.000E-10	1.000E-10	CDD.....	(F/V)	2.000E-10	1.200E-10
CDD.....	(F/V)	1.000E-10	1.000E-10	CDD.....	(F/V)	1.200E-10	1.200E-10
CZI.....	(F/V)	1.000E-04	1.000E-04	CZI.....	(F/V)	1.000E-04	1.000E-04
CZI.....	(F/V)	1.000E-10	4.000E-10	CZI.....	(F/V)	2.700E-10	2.300E-10
RJ.....	(m)	4.000E-01	4.000E-01	RJ.....	(m)	4.000E-01	4.000E-01
RJM.....	(m)	4.000E-01	4.000E-01	RJM.....	(m)	2.700E-01	2.700E-01
PB.....	(V)	1.040E+00	1.040E+00	PB.....	(V)	1.300E+01	1.300E+01
MEF.....	(cm²/s.)	1.000E+00	0.000E+00	MEF.....	(cm²/s.)	1.000E+00	0.000E+00
Varri.....	(V.cm.)	3.000E+00	4.000E+00	Varri.....	(V.cm.)	3.300E+00	4.300E+00
Os valores digitados estão corretos? (S/N)			Os valores digitados estão corretos? (S/N)				

Fig.3 - Parâmetros de transistores canal P e canal N, para uma dada tecnologia CMOS,

SPECIFICAÇÕES DO OP.AM.	
Ante Z.....	(m)
Préto quando baixa.....	(m)
Sínc rotas.....	(m)
PSD.....	(m)
Margem de taxa.....	(pm/s.)
Conductância de carga.....	(A)
Máx. tensão no neutrôl.....	(V)
Máx. tensão no estrôl.....	(V)
Máx. tensão no neutrôl.....	(V)
Máx. tensão no estrôl.....	(V)
Máx. tensão na saída.....	(V)
Máx. tensão na saída.....	(V)
WZ.....	(V)
WZ.....	(V)
Máx. potência dissipada.....	(mW)
Máx. ruído branco.(V²/Hz)	(V²/Hz)
Máx. ruído 1/ f.....(mV/Hz)	(mV/Hz)
Temperatura ambiente.....	(°C)
Temperatura óptima.....	(°C)
R resist.....	(m)
R resist.....	(m)
L resist.....	(m)
O valores digitados estão corretos? (S/N)	

Fig.4 - Especificação funcional do amplificador operacional.

desenvolvimento de ferramentas de projeto para circuitos analógicos passa quase que obrigatoriamente pelo projeto do amplificador operacional. Neste artigo descrever-se-á um sistema desenvolvido para auxílio ao projeto de amplificadores operacionais CMOS, baseado no conhecimento das equações que relacionam as características funcionais do amplificador aos parâmetros tecnológicos e às condições de polarização.

2. ESTRUTURA DO SISTEMA

PACAO é um sistema que auxilia o projeto de amplificadores operacionais CMOS de dois estágios (fig.1). O programa está dividido em cinco partes: entrada de dados, projeto utilizando equações simplificadas, análise do circuito obtido, verificação do atendimento das especificações e saída de dados. A estrutura do programa pode ser vista na figura 2 e suas diversas partes serão descritas, mais detalhadamente a seguir.




Fig.1 - Amplificador operacional CMOS - arquitetura convencional.




Fig.2 - Fluxograma para o projeto do amplificador operacional CMOS

2.2 Projeto

A análise do circuito da figura 1 permite determinar um conjunto de equações que relacionam as características funcionais do amplificador operacional aos parâmetros tecnológicos e às condições de polarização. As principais equações estão listadas a seguir, para transistores de entrada canal N.

Ganho DC

$$A_{V0} = \frac{gm_2 \cdot gm_3}{(gds_2 + gds_4) \cdot (gds_6 + gds_7)} \quad (1)$$

Produto ganho-banda

$$GB = gm_2/C_C \quad (2)$$

"Slew-rate"

$$SR = I_S/C_C \quad (3)$$

Tensões de modo comum

$$V_{in \ min} = V_{ss} + \left[\frac{I_S}{\beta_4} \right]^{0.5} + V_{T_4} + \left[\frac{2I_S}{\beta_5} \right]^{0.5} \quad (4)$$

$$V_{in \ max} = V_{DD} - \left[\frac{I_S}{\beta_5} \right]^{0.5} - |V_{T_5}| + |V_{T_4}| \quad (5)$$

Pólo dominante

$$p_1 = - \frac{(gds_2 + gds_4) \cdot (gds_6 + gds_7)}{gm_2 \cdot C_C} \quad (6)$$

Pólo secundário

$$p_2 = - gm_2/C_L \quad (7)$$

Zero

$$z = gm_2/C_C \quad (8)$$

Além das equações anteriores, ainda podem ser obtidas outras para o cálculo de ruído, PSRR, PSRR e excursão de tensão na saída. Os valores de tensão de "offset" e da CMRR têm variação

aleatoria e também dependem do conhecimento do descasamento entre componentes.

Para garantir que as especificações do amplificador operacional sejam atendidas, apesar das variações de temperatura e dos valores dos parâmetros tecnológicos, faz-se o projeto para o pior caso.

Uma das maneiras de se fazer o projeto para o pior caso consiste em utilizar o conjunto de parâmetros tecnológicos "slow-slow" e fazer uma pré-distorção nos valores de cada especificação à temperatura de referência a fim de que cada uma destas especificações seja atendida em qualquer extremo de temperatura definido pelo usuário. Essa pré-distorção é feita com base nas equações de projeto, no modelo dos transistores MOS e na variação dos parâmetros tecnológicos e da corrente de polarização com a temperatura. Como exemplo mostra-se como isto é feito para o produto ganho-banda (GB). Para o amplificador operacional da figura 1 GB é dado pela equação (2), repetida aqui por conveniência.

$$GB = gm_z / C_c \quad (2)$$

Em inversão forte a transcondutância é dada por

$$gm = (2\beta I_D)^{0.5} \quad (9)$$

onde

$$\beta = k' (W/L) \quad (10)$$

e

$$k' = \mu C_{ox} \quad (11)$$

Considerando que a mobilidade e a corrente de polarização variam com a temperatura segundo as relações

$$\mu = \mu_0 (T/T_{ref})^{\alpha} \quad (12)$$

$$I_p = I_{p0} (T/T_{ref})^{\alpha} \quad (13)$$

então a partir das equações (2), (9), (12) e (13) define-se um novo valor de GB à temperatura de referência, que será utilizado no projeto

$$GB = GB_{sep} (T_{ref}/T)^{(\alpha+\alpha)/2} \quad (14)$$

O mesmo procedimento pode ser utilizado para as demais especificações do amplificador operacional.

Depois de calculadas as novas especificações à temperatura de referência, dimensiona-se os transistores de acordo com o seguinte procedimento:

- 1) a partir das especificações de margem de fase (MF) e de capacidade de carga (C_L) determina-se valor do capacitor de compensação (C_C) necessário; para tanto o programa arbitra a relação

entre a freqüência do zero da função de transferência do amplificador operacional em malha aberta e o produto ganho banda(GB);

2) calculado C_C e dispondo-se da especificação para GB calcula-se a mínima transcondutância dos transistores de entrada

$$g_{m1} \leq GB \times C_C;$$

3) o valor de C_C , juntamente com a especificação de "Slew-rate" (SR) fornece a mínima corrente de polarização necessária para o estágio diferencial (I_s)

$$I_s \leq SR \times C_C;$$

4) conhecidos g_{m2} e I_s determina-se a razão entre largura e comprimento dos transistores de entrada M_1 e M_2 ;

5) a relação entre a posição do zero e o valor de GB leva a determinação de g_{m6} a partir de g_{m2} ;

6) a partir de g_{m6} e da especificação para excursão de sinal na saída determina-se a razão entre largura e comprimento do transistor M_6 ;

7) calcula-se a corrente no transistor M_6 que deverá ser a corrente de polarização do estágio de saída

$$I_6 = \frac{(g_{m6})^2}{2K' S_6};$$

8) para a determinação de S_5 estima-se V_{DSSsat} (tensão necessária para M_5 estar saturado) a partir da especificação de máxima tensão de modo comum na entrada

$$S_5 = \frac{2I_s}{K'_s (V_{DSSsat})^2};$$

9) determina-se S_7 para que a corrente no 2º estágio seja I_6

$$S_7 = \frac{I_6}{I_s};$$

10) determina-se S_9 para que o "off-set" sistemático seja mínimo

$$S_9 = \frac{S_6 S_5}{2S_7};$$

11) considerando o comprimento mínimo de canal e a largura mínima do transistor determina-se, a partir das razões geométricas, as dimensões dos transistores.

2.3 Análise e verificação do atendimento das especificações

Com o circuito dimensionado faz-se a análise do amplificador operacional à temperatura de referência o que, devido à metodologia usada no projeto é suficiente para verificar o atendimento das especificações em toda a faixa de temperatura. Compara-se, então, os resultados obtidos com as especificações. Caso alguma especificação não seja atendida, esta é redefinida e o projeto é reexecutado.

2.5 Saída de dados

Assim como na entrada, a saída de dados é feita através de menus. O menu de saída permite ao usuário ver um quadro comparativo com as características projetadas e especificadas do amplificador operacional, uma tabela com as dimensões dos transistores e um arquivo de entrada para o simulador SPICE¹⁰. Caso deseje, o usuário pode simular o circuito obtido, utilizando o SPICE, sem necessitar sair do ambiente do programa, e pode ainda gravar os dados de saída em arquivos para posterior utilização. Os menus de saída são mostrados nas figuras 5 e 6.

CARACTERÍSTICAS DO AMPLIFICADOR OPERACIONAL	
Fonte d.c.....	4.91E+03 1.000E+03
GB.....(Hz)	1.01E+06 1.000E+06
Márgem de fase.....(graus)	4.40E+01 4.000E+01
Slew rate.....(V/s)	2.00E+01 2.000E+01
PSS.....(dB)	6.42E+01 1.000E+01
Máximo ruído branco.....(mV/raiz Hz)	1.33E+01 5.00E+01
Máximo ruído P.F.....(mV/raiz Hz a 10Hz)	1.16E+02 1.000E+02
Máxima tensão de saída comum na entrada...(V)	-1.00E+00 -1.000E+00
Máxima tensão de saída comum na entrada...(V)	1.07E+00 1.000E+00
Máxima tensão na saída.....(V)	-1.34E+00 -1.000E+00
Máxima tensão na saída.....(V)	1.00E+00 1.000E+00
Potência dissipada.....(W)	1.47E+00 1.000E+01
Deseja gravar em arquivo? S/N	

Fig.5 - Especificações do amplificador operacional obtidas (proj) e especificadas (esp) pelo usuário.

DIMENSÕES DOS TRANSISTORES			
	L(mm)	W(mm)	WL(milímetros)
M1	10	27	270
M2	10	27	270
M3	10	8	80
M4	10	8	80
M5	10	12	120
M6	10	238	2380
M7	10	197	1970
M8	10	12	120
Área Total			5290
Deseja gravar em arquivo? S/N			

Fig.6 - Dimensões dos transistores.

3. EXEMPLO

Para exemplificar o funcionamento do programa executou-se o projeto de um amplificador operacional de 2 estágios com par de entrada tipo N (fig.1), para as especificações da figura 4 e para os parâmetros tecnológicos da figura 3. Os resultados obtidos são comparados aos resultados obtidos pelo SPICE na tabela abaixo. As simulações foram feitas utilizando parâmetros "slow-slow" à temperatura ambiente.

especificação	PACAO	SPICE	
Ganho DC (dB)	≥60	76	89
GB (MHz)	≥ 1	1	1,1
MF (graus)	≥60	64	65
SR (V/ μ s)	≥ 2	2	2
PSRR (dB)	≥80	84	93
V _{in} limite (V)	±3	-3	-3,5
		4,1	4,5
V _o limite	±4	- 4,3	- 4,6
		4	4,1

O tempo necessário para a execução deste projeto foi de cerca de 10s em um microcomputador PC-XT.

4. LIMITAÇÕES E FUTUROS DESENVOLVIMENTOS

PACAO é, atualmente, um sistema capaz de projetar apenas amplificadores operacionais de dois estágios; deste modo nem sempre as especificações podem ser atendidas. Além disso, o programa apresenta algumas limitações devido às dificuldades na modelagem da condutância de saída dos transistores MOS, o que causa imprecisões no cálculo de algumas características como, por exemplo, ganho DC.

Para superar as limitações atuais estão previstas a inclusão de novos algoritmos para o projeto do ganho DC, do ruído 1/f, da tensão de "offset", da CMRR etc., a inclusão de modelos mais precisos para o MOSFET operando em inversão fraca e moderada^{3,4}, a inclusão de variações estatísticas dos transistores do amplificador operacional para previsão da tensão de off set^{5,6} e CMRR^{5,6}, a geração de tabela mostrando as especificações do amplificador operacional nas condições extremas de temperatura, a modificação da estratégia de projeto em função dos parâmetros importantes (ou não) para o usuário e a introdução de novas arquiteturas de amplificadores operacionais.

5. CONCLUSÕES

Devido à grande necessidade de se projetar amplificadores operacionais em circuitos integrados analógicos foi desenvolvido um programa com esta finalidade. O programa descrito é capaz de projetar amplificadores operacionais CMOS de 2 estágios a partir do

conhecimento dos parâmetros tecnológicos e de um conjunto de especificações funcionais. Apesar de apresentar, ainda, algumas limitações, os resultados obtidos são satisfatórios e o programa se mostra bastante útil, pois permite ao usuário fazer diversos projetos em um curto espaço de tempo podendo, assim, comparar diversos resultados e adequar os projetos às suas necessidades.

6. REFERÊNCIAS

1. M.G.R. DEGRAUWE et al, "IDAC: An interactive design tool for analog CMOS circuits", IEEE JSSC, Vol. sc-22, no. 6, December 1987, pp. 1106-1116.
2. R.L. CARLEY & R.A. RUTENBAR, "How to automate analog IC designs". IEEE Spectrum, August 1988, pp. 26-30.
3. M.G.R. DEGRAUWE et al, "Towards an analog system design environment", IEEE JSSC, Vol. 24, no. 3, June 1989, pp. 659-671.
4. R.HARJANI, R.A. RUTEMBAR & L.R. CARLEY, "OASYS: a framework for analog circuit synthesis", IEEE Transactions on Computer-Aided Design, Vol. 8, no. 12, December 1989, pp.1247-1266.
5. P.E. ALLEN & D.R. HOLBERG, CMOS analog circuit design, Holt, Rinehart and Winston, New York, 1987.
6. R. GREGORIAN & G. TEMES, Analog MOS integrated circuits for signal processing, Wiley, New York, 1986.
7. P.R. GRAY & R.G. MEYER, "MOS operational amplifier design - A tutorial overview"; IEEE JSSC, Vol. sc-17, no. 6, December 1982, pp. 969-982.
8. D.C. STONE et al, "Analog CMOS building blocks for custom and semicustom applications", IEEE JSSC, Vol. sc-15, no. 1, February 1984, pp. 55-61.
9. B.GOFFART, J. JONGSMA, & M.DEGRAUWE "Worst case design and datasheet generation techniques for analog silicon compilers", proc. ESSCIRC, September 1989, pp. 125-128.
10. A. VLADIMIRESCU & S. LIU, "The simulation of MOS integrated circuits using SPICE2", Memorandum no. UCB/ERL M80/7, February 1980, University of California, Berkeley.
11. C. MEIXEMBERGER, B. GOFFART, M.PIERRE & M. DEGRAUWE, "Sizing algorithms for linear analog circuits", proc. ESSCIRC, September 1988, pp. 190-193.
12. K.R. LAKSHMIKUMAR, R.A. HADAWAY & M.A. COPELAND, "Characterization and modeling of mismatch in MOS transistors for precision analog design", IEEE JSSC, vol. sc-21, no. 6, December 1986, pp. 1057-1065.

13. M.J.M. PELGRON, A.C.J. DUINMAIJER & A.P.G. WELBERS, "Matching properties of MOS transistors", IEEE JSSC, vol. sc-24 no. 5, October 1989, pp. 1433-1440.

14. E. VITTOZ & J. FELLRATH, "CMOS analog integrated circuits based on weak inversion operation", IEEE JSSC, Vol. sc-12, no. 3, June 1977.